回答情况：
提问时间：
问题标签：
我想要创建一组周期任务集，具有不同的周期和执行时间，在verilog模块中，该任务将创建这样将操作某种操作，并将在一定时期后执行。所以，在高级语言中，如c{}我想，我会用那个func()作为操作，然后再调用..this func() .在verilog这样做是正确的吗？？同时也可以测量testbench...after仿真中的执行时间和执行周期。任何建议都是非常有用的。
问候
浏览 2提问于2013-12-28得票数 0
设计通过在Quartus中的分析和综合，然后尝试从工具、运行仿真工具> RTL仿真开始RTL仿真。我的顶级实体文件是"add_b.v“，其中只有模块add_b。在testbench中，我实例化了一个名为"add_v“的模块，它是用"add_v.v”编写的。在modelsim上，它找不到与"add_v“对应的文件。通常，当我尝试只测试没有"add_v“(所以有add_b.v和add_b_tb.v)的顶级实体时，它工作得很好，但是当我将"add_v”添加到我的<
浏览 16修改于2022-08-30得票数 0
在verilog中，我们如何在testbench中使用实数(例如，在testbench代码中输入ip核(浮点)的数据)，如何添加这些数字？
浏览 2修改于2022-08-07得票数 -1
我正在用verilog写一个简单的控制单元。就像这样。wreg <= op == 6'b000011; wreg <= 1'b1;endmodule
);
$dumpfile("test.vcd"); e
浏览 0提问于2020-10-23得票数 1
回答已采纳
我一直试图在Verilog实现全加器。我已经实施了它，它也显示了Isim的结果。唯一的问题是，当我尝试使用$monitor命令查看仿真时，它只显示了一个结果，而不是所有的模拟结果。下面是testbench代码：reg a;reg cin;
wire sum= 1 1
Stopped at time : 410 ns : in File "E:&
浏览 4修改于2020-05-11得票数 0
回答已采纳
我在verilog做了一个低通滤波器。我也为它做了一个实验台。主verilog代码的编译似乎没有任何错误。但是，当我试图编译testbench时，我遇到了一个无法解决的错误。以下是代码：reg clk;reg clk_enable;reg reset;错误如下
浏览 2修改于2020-06-20得票数 0
回答已采纳
参数cdefile = "memory.hexraw“参数cdefile =“/home/mem/testbench/Memy.十六劳”，那么verilog模拟器就能够读取文件的内容，并且输出结果和预期的一样。我不想给出文件名的完整路径，因为路径是动态的，并且
浏览 7提问于2022-05-04得票数 -2
[i], N[j]);end
and(T,RS,R1);
Testbench代码：
`include "C:/Users/Muaz Aljarhi/Google Drive/Muaz/Hardware_Designs/Verilog Course/SingleOneBit.v"Testbench代码的编译将导致以
浏览 6修改于2015-06-17得票数 1
回答已采纳
然后，我用Design Compiler综合了Chisel生成的Verilog代码。我想验证RTL和Gate-Level的行为是否匹配。如何共同模拟合成的Verilog网表和原始的Chisel testbench？
有没有一种简单的方法可以模拟生成的Verilog网表，而不需要重写Verilog测试平台？
浏览 1提问于2018-05-03得票数 4
你好，我正在用Xilinx编写一个Verilog程序，无法让测试平台产生工作。`timescale 1ns / 1ps
reg u_tb,clr_tb, clock_tb;
Lab3
浏览 1提问于2017-03-10得票数 0
我已经尝试了多种方法，现在我有点绝望了。我试着在我的测试平台中设置这个时钟，问题出在模拟中，它不工作，或者我的模拟似乎冻结了。我知道一定是闹钟的问题。 forever begin #10 clk = ~clk;end reset = 0; #20 L = 0; R = 0; H = 1; #30 L = 0; R =
浏览 0提问于2014-07-24得票数 1
回答已采纳
当我启动testbench时，它将指定初始启动时间为t1、输入a和b，而当cout为1时，它将将最后时间设置为t2。最后，延迟是t2和t1的减法。
问题主要是语法错误。
浏览 1提问于2018-02-14得票数 0
我希望能够通过管道将信息从System Verilog testbench传递到c++程序。有没有办法实现这一点。
浏览 1修改于2019-04-20得票数 0
为了测试单个周期的mips cpu，我尝试使用下面的符号从testbench初始化寄存器。然而，Quartus verilog编译器抱怨它找不到对象引用。是否支持上述内容？我在内存中加载指令时遇到了类似的问题，我不想在测试平台上这样做，而不是在IM中硬编码或更改它。TestBench.v CPU.IM.IMReg[i] = 32'b0; CPU.v//inputsout);
input [31
浏览 3修改于2015-11-30得票数 0
1回答
这是一个问题: Verilog代码和用于检测给定数字输入范围的testbench。如果输入号码在12到49之间，那么输出是'1‘，否则'0’。范围应该容易编程。Verilog正常读取整数吗？例如，如果我输入一个二进制数，那么我应该提到位数，然后是像4b'0011这样的二进制位。我在if循环中直接输入了12，所以它会自动检测它是一个整数吗？=0;
浏览 0修改于2020-12-23得票数 4
回答已采纳
我理解，如果我想包含所有Verilog文件，我可以通过添加这样的文件来实现：它接受all_new2文件夹中的所有文件，并将testbench.v.v设置为顶层模块。
浏览 7提问于2020-06-30得票数 0
回答已采纳
在 Page3图1中，作者展示了分层访问网络的系统verilog包。package stimulus_pkg; task run(); #5 testbench_Top.R = 1'b0; end endclass我在EDAPlayground中尝试了一下，代码像我预期的那样失败了
浏览 1提问于2018-08-08得票数 0
Device family: Cyclone II>> quartus_eda --gen_testbench --check_outputs=on --tool=modelsim_oem --format=verilog grindar -c grindar {--vector_source=/home/johan/Projects/Studies/vhdl/labs/lab1/and_
浏览 4提问于2015-09-14得票数 9
在Verilog中%操作符的范围是多少？在C中，我知道如果我写数字%10，那么输出在0到9之间。但是我尝试了Verilog，结果是-9到9之间？为什么会这样呢？enter code hereinteger i;initialfor(i = 0; i < 9; i
浏览 3提问于2017-02-27得票数 0
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号