回答情况：
提问时间：
问题标签：
2回答
你好，我有一个关于CAN总线上的通信/仲裁的问题。现在我的问题是：
在前一次尝试中失去仲裁的主机是否立即再次仲裁总线(即当总线空闲时)？它们是否等待CAN矩阵中定义的下一个激活周期？
浏览 6修改于2016-07-25得票数 0
当两个节点连续发送CAN帧时会发生什么情况，发送更高帧的节点会不会总是丢失仲裁？根据我的理解，在初始仲裁中，ID较低的节点获胜，然后发送数据帧，然后总线进入3个隐性IFS，然后两个节点都发现总线处于空闲状态并开始仲裁，这里ID较低的节点也赢得仲裁等等。这意味着发送更高帧的节点可以ID总是丢失仲裁。
浏览 14提问于2022-10-31得票数 0
回答已采纳
Section 2.13.2提到，仲裁ID用于确定哪个处理器首先发出无操作周期，我已经在多个来源和英特尔手册中看到过这一点。参考MP初始化序列的英特尔手册仅在存在“系统总线”时才处理奔腾4，并且在此之前最初存在“APIC总线”。我的印象是，只有在多个cpus共享同一总线的体系结构中才需要仲裁ID。但是现在，对于环形总线架构，仲裁是通过感测环形总线上的空槽并将事务放在其上来完成的，并且它在每个周期的一个停靠点移动，这意味着不再需要仲裁。
浏览 17修改于2019-03-24得票数 2
回答已采纳
1回答
假设我使用一个仲裁器来仲裁来自多个并行事务发起者的总线驱动程序的输出。总线和发起者使用DecoupledIO。众所周知，仲裁者在(0)中优先于(1)。valid = 1, in(1).valid = 1 -> out === in(0) out.valid = 1 out.ready = 1
因此，时钟1和2都有bus.valid === 1，如果此总线上的客户端不能在同一周期内响应如果in(0)和in(1)在同一个时钟周期中有效，则期望仲裁者在(0)中选择i
浏览 2修改于2015-08-26得票数 0
回答已采纳
1回答
例如，考虑CAN总线上的一个实际场景:有2个CAN节点A和B，每个节点都有一个要在总线上传输的标识符。这2个节点开始在总线上传输各自的CAN ID，仲裁机制开始。仲裁完成后，具有高优先级CAN ID的节点将获得CAN总线访问，以继续传输其CAN帧的剩余位。总线上可能存在的其他节点或任何其他节点成为该CAN帧的接收器，并且在此期间不尝试发送任何内容。1]是否会因为总线线路上的干扰/ EMI效应而发生位错误？
2]节点发送的比特的采样和迭代是否会
浏览 1修改于2015-10-01得票数 0
3回答
我知道CAN总线进行仲裁的方式。简而言之，标识符中有更多“0”的CAN节点ID赢得了在总线上传输的rite，而其余竞争节点后退。但我没有找到how long的任何细节，退出的节点在重新尝试重新赢得总线之前等待。我查阅了一些资料，但仍然找不到答案。有实验证据证明这一点吗？
浏览 1修改于2016-04-19得票数 0
博世can 2.0规范没有明确规定can总线是and-wired逻辑。(虽然互联网上的每个例子都在使用and-wired逻辑)是否使用or-wired逻辑？如果是，我们如何在can总线上连接使用和有线收发器的模块和使用或有线收发器的模块？在这种情况下如何管理仲裁？
浏览 3提问于2017-10-05得票数 0
为了在can总线中提供消息新鲜度，可以在消息中添加时间戳。然后，接收方可以检查时间戳(可能被截断)，并将其与自己的本地计时器进行比较，以确定他是否要继续处理消息。似乎仅仅看一下差异的绝对值并不理想，因为在CAN总线上发送消息的时间并不是固定的(碰撞处理/总线仲裁)。
浏览 0提问于2019-01-08得票数 1
卡读取器似乎一插入SDcard就连接到USB总线，因为lsusb只在此事件之后显示阅读器：Sep 8 14:43:41 aspire kernel: usb 2-2: USB disconnect, device number 5
Sep8 14:43:44 aspire kernel: usb 2-2: new high-speed USB device
浏览 0提问于2012-09-08得票数 1
回答已采纳
3回答
内存仲裁器保护多少字节？在多处理器系统中，所有CPU通常共享相同的内存；这意味着RAM芯片可以由独立的CPU并发访问。由于RAM芯片上的读或写操作必须串行执行，因此在总线和每个RAM芯片之间插入了称为存储器仲裁器的硬件电路。它的作用是在芯片空闲时授予对CPU的访问权限，并在芯片忙于处理另一个处理器的请求时延迟访问。(这个问题似乎等于“内存仲裁器保护多少字节？”)
。就像我说的，“我的电脑有1G的内存”。这是否意味着“1G内存”是由许多ram芯片组
浏览 3提问于2010-09-28得票数 0
特别是，我正在寻找一种具有可编程节点的CAN总线模拟，以便每个节点能够完全控制其在任何给定数据包中在总线上输出的位，但通常的CAN节点行为(例如帧间间隔)和CAN总线功能(例如仲裁)仍然可用。
浏览 6修改于2016-12-08得票数 5
回答已采纳
我正在从事灵活模块-模块总线的设计。总线将通过RJ11连接器运行，并且必须便宜。它需要以下功能：-无主/从配置，但仲裁(如CAN) -自动寻址-2或1线，可翻转-正确的数据速率。SPI显然不是解决方案。CAN模块可以工作，但8字节的限制和收
浏览 3提问于2014-06-23得票数 0
为了简化，假设我们在同一总线上同时发送消息ID 0x1(Std CAN)和0x1(Ext )。可将Std的仲裁字段与Ext比较如下：Ext CAN: 0 0 0 1 1 0 0 0
在第11位，发送Std的节点发送1(隐性比特)，发送ExtCAN的节点发送0(占优位)，因此Ext可以获得总线访问，发送Std的节点可以切换到侦听模式，之后不发送任何消息，因此无法到达SRR和IDE比特，从而确定消息为Ext CAN或Std CAN。
浏览 5提问于2022-06-15得票数 0
我正在学习如何在CAN总线信息中添加一些信息。我们使用Vehicle软件提取仲裁ids、数据值等。
q1:车辆间谍会给出每条信息中填充比特的数量吗？如果是这样，我怎么看？
浏览 1提问于2017-07-19得票数 0
回答已采纳
设置+--------+ +----------+
为了研究与偶有帧丢失有关的一些问题，我想模仿CAN仲裁过程为此，我将CAN比特率设置为125 To /s，并以1ms延迟的随机CAN帧淹没它，从can-utils控制can总线负载。当我减少延迟以增加总线负载时，write(2)失败了，"ENOBUFS 105没有可用的缓冲区空间“或"EAGAIN 11 R
浏览 0修改于2019-08-01得票数 2
回答已采纳
似乎在24 - 72小时内，微控制器和智能电池尝试同时在总线上发送数据。这通常不会是一个大问题，但有时在那次事件之后，SAM4S会将TWI-Lines (SDA，SCL)拉低。我们正在重置总线来解决这个问题，但如果能理解这里发生了什么，那就太好了。在电池断开的情况下使用总线(+函数发生器连接)也可以，但更健壮。这可能是因为没有与电池的实际通信，只有地址字节在<
浏览 0提问于2016-08-02得票数 0
我试图弄清楚系统总线的方式，以及移动设备(如传感器芯片、wifi/BT SoC、触摸屏等)中的各种设备是如何出现的。由CPU (和其他MCU)寻址。在PC世界中，我们有总线仲裁器将命令/数据路由到设备，并且，afaik，地址是硬连接在板上的(如果我错了，请纠正我)。一个更基本的问题是，移动设备架构中是否存在总线管理，或者是否存在某种“星形”拓扑( CPU是中心)。
从中我得到的印象是，这些设备被视为平台设备，即直接连接到CPU的设备，而不是通过总线连接的设备。
浏览 8修改于2017-05-23得票数 5
回答已采纳
我正在进行处理器设计，其中一些总线系统应该在几个处理单元(System模块)之间共享。通过一个仲裁器，一次只有一个模块是活动的，驱动总线，而所有其他模块都是高阻抗的。在合成过程中，我消除了Vivado中的多驱动网络警告，不再存在任何总线冲突，但是模拟器给出了警告，即总线信号可能是多驱动的。
浏览 0提问于2018-08-21得票数 0
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号