- 综合排序
- 最热优先
- 最新优先
- 来自专栏硅光技术分享
3D 硅光芯片
加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下， ? （图片来自文献1） 右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。 更详细的芯片结构如下图所示， ? （图片来自文献1） 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示， ? （图片来自文献1） 期待整个3D LIDAR系统进一步的实验结果。 几点看法： 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。
1.9K30发布于 2020-08-13 垂直堆叠3D芯片突破AI算力瓶颈
研究人员创造了一种新型的3D计算机芯片，该芯片将存储和计算元件垂直堆叠，极大地加快了芯片内部的数据移动速度。与传统平面设计不同，这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局，该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中，这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片，但该团队表示，这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法，即堆叠独立的芯片。这可能有所帮助，但层与层之间的连接通常比较粗糙、数量有限，并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造，他们认为这为本土硬件创新的新时期提供了一个蓝图，在这个新时期，最先进的芯片可以在美国本土设计和制造。
16310编辑于 2026-03-26- 来自专栏新智元
华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁
然而，是否存在代工公司，使用华为的专利技术，为其生产3D芯片封装，目前并不清楚。 但至少华为拥有一种独特的廉价3D堆叠技术，可以帮助它在不使用最新节点的情况下保持竞争力。 2.5D和3D混合堆叠 未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。 这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。 可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。
2.1K30编辑于 2022-05-05 2026年，3D新架构将让国产AI芯片“弯道超车”
随着芯片产业走向“后摩尔定律”时代，3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上，清微智能联合创始人兼首席技术官欧阳鹏表示，国产高端AI芯片有望在2026年通过3D可重构架构技术，实现对国际主流高端AI芯片的超越 国产AI芯片“弯道超车”主战场：3D可重构架构技术 不仅是学术层面，如今，3D可重构架构技术已经商业落地，并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面，国产AI芯片有望在2026年采用3D可重构新架构。 早在2019年，清微智能和清华大学团队就开展了3D可重构AI架构相关研究，自2023年1月开始，清微智能在中美进行3D芯片相关的大量专利布局。
46610编辑于 2026-03-20- 来自专栏机器之心
在芯片上培养脑细胞，还能用来测试新药，LLNL实验室开发出3D「芯片大脑」
在一篇发表在 Lab on a Chip 期刊的论文中，LLNL 实验室研究人员表示，他们创建的 3D 微电极阵列（3DMEA）平台能够维持数十万人类神经元存活，并使它们在 3D gel 中连接和沟通。 LLNL 实验室致力于在芯片设备上复制人体系统，而该研究正是其系列工作的一小部分。其目标是随着相关技术的不断发展，研发的芯片设备更适用于人类，甚至取代动物测试。 Fischer 表示，这项 3D 芯片大脑研究的最终目的是：开发出一个提供人类相关数据的实验平台，通过简化、易复现、中肯的模型系统，更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称：「为了促进这种 3D 芯片大脑的发展，我们需要设计一种能够从三个维度实际监测神经元功能的芯片，但项目伊始，我们并不具备相应技术，所以必须从内部开发。 该团队正在寻求外部资金支持，以使用 3D 芯片大脑来筛选治疗方法，并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后，Fischer 表示：「这些项目将永远不会结束。
44210编辑于 2023-03-29 白光干涉仪在芯片晶圆沟槽的 3D 轮廓测量
摘要：本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用，分析其工作原理及适配沟槽结构的技术优势，通过实际案例验证其测量精度，为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词：白光干涉仪；芯片晶圆；沟槽；3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构，承担着信号传输、散热等重要功能，其 3D 轮廓参数（如深度、宽度、侧壁垂直度、底部平整度）直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力，成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势，其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性，为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑，助力提升集成电路的制造精度与性能稳定性 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。
20010编辑于 2025-10-18- 来自专栏ATYUN订阅号
英特尔公布了全新3D堆叠技术，10纳米芯片即将推出
英特尔公开了新的3D封装技术Foveros，可以让芯片制造商捆绑各种垂直芯片组件，从而提高设备的速度，而无需等待新的芯片制造工艺成熟。 换句话说，通过Foveros，英特尔将能够将各种芯片叠加在一起，包括CPU，内存和其他芯片，而无需担心各自的底层制造技术。 3D堆叠 堆叠的重要性不仅仅是节省空间，尽管这肯定是它的重要组成部分。 业界其他公司已经开始研究混合和匹配晶体管的好处，投资“小芯片”，它们几乎可以像微观互锁拼图一样使用。但这一切仍然是发生在同一平面上，而英特尔的3D堆叠技术像是乐高积木一样的解决方案，提供了更多选择。 几十年来，一种成功的3D封装技术一直受到追捧，但却被电力，热量和价格所限制。 而且因为我们在这些芯片之间具有非常高的带宽，所以它们的功能就像它们是单个芯片一样。” 从长远来看，这种可定制性也应该有助于英特尔的发展。
58740发布于 2018-12-27 美国首颗单片式3D芯片问世：能效有望提升1000倍
芯片，可能为未来设备带来高达1,000 倍能效提升。 报道称，该3D芯片通过将DRAM内存和逻辑单元直接叠加在一个连续的制造过程中，完全区别于传统的2D芯片布局。 原型3D芯片在SkyWater 的200毫米晶圆生产线上采用成熟的90nm至130nm工艺制造。 虽然学术实验室之前已经展示了实验性的3D芯片，但该团队强调，这项工作的不同之处在于它是在商业铸造环境中建造的，而不是在定制的研究生产线中建造的。 参与该项目的SkyWater高管称，这一努力证明了单片3D架构可以转移到国内制造流程中，而不是局限于大学的洁净室。
10110编辑于 2026-03-20白光干涉仪在芯片刻蚀工艺后的 3D 轮廓测量
引言芯片刻蚀工艺通过干法或湿法腐蚀将光刻图形转移至晶圆表层材料（如硅、氧化物、金属等），形成沟槽、通孔、鳍片等三维结构，其深度、线宽、侧壁倾角等参数直接决定器件的电学性能与可靠性。 芯片刻蚀后测量的核心需求芯片刻蚀后测量需满足三项关键指标：一是多维度参数同步表征，需同时获取刻蚀深度（误差 <±1nm）、线宽（偏差 <±0.5nm）、侧壁倾角（精度 <±0.1°）、底部粗糙度（Ra< 典型应用案例在 5nm 逻辑芯片的 FinFET 刻蚀测量中，白光干涉仪检测出边缘区域鳍片高度比中心低 8nm（设计高度 120nm），侧壁倾角偏差 1.2°，追溯为刻蚀气体边缘流量不足，调整喷淋头分布后高度均匀性提升至 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。 分层膜厚无损检测：采用非接触、非破坏测量方式，对多层薄膜进行 3D 形貌重构，精准分析各层膜厚分布，为薄膜材料研究提供无损检测新方案。新启航半导体，专业提供综合光学3D测量解决方案！
24410编辑于 2025-09-26- 来自专栏新智元
权威报告：2021年芯片只能向3D转型
报告认为，届时半导体厂商将面积缩小、放下更多晶体管的做法已经在经济上不划算，此后，半导体厂商将关注3D芯片等其他新的技术增强计算力。 不过，该报告发布并非意味着“摩尔定律”将在5年内死亡——通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 不再自己制造尖端芯片的半导体公司，靠的是工厂为其芯片提供先进技术。Gargini还说，芯片购买方和设计方，如苹果、谷歌和高通，越来越能决定未来芯片的要求。 如果有哪一家公司愿意，它在2020年后也可以继续缩小晶体管的尺寸，只不过使用三维芯片要更划算——这就是报告想传达的信息。 换句话说，通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 在FinFET的架构中，栅门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。
1.5K60发布于 2018-03-23 - 来自专栏集成电路IC测试座案例合计
1分钟了解几种芯片测试：计算芯片-存储芯片-传感器芯片-通讯芯片-功率芯片-模拟芯片
每类芯片的设计逻辑、功能侧重、适用场景截然不同，对应的测试条件与测试需求也存在显著差异，而芯片测试座socket作为芯片测试的核心载体，其适配性直接决定测试精度、效率与安全可靠性。 （四）计算芯片测试座适配应用针对计算芯片的差异化需求，定制化研发了CPU/GPU/MCU专用测试座：1. 四、通讯芯片：有线与无线数据传输器件通讯芯片是“数据传输的桥梁”，核心功能是实现设备间的有线或无线数据交互，按传输方式可分为有线通讯芯片与无线通讯芯片，其中无线通讯芯片以蓝牙、WiFi为核心，覆盖各类短距离 （四）通讯芯片测试座适配应用针对通讯芯片的高频、抗干扰测试需求，研发了有线/无线通讯芯片专用测试座，核心适配设计如下：1. （四）模拟芯片测试座socket适配应用针对模拟芯片“高精度、低噪声、高稳定性”的测试需求，鸿怡HMILU研发了专用芯片测试座socket：1.
12410编辑于 2026-03-25 - 来自专栏新智元
英特尔CPU再雄起：3D堆叠技术，10nm芯片没难产
新的集成显卡将于明年出现在10nm芯片中。 新的微架构 新的微架构被称为Sunny Cove，用以取代Skylake。 同时英特尔还发布了名为One API的新软件，旨在使其硬件调整软件更加简单 垂直构建CPU的新方法：3D堆叠 这可能是最让人兴奋的消息了！ Foveros CPU的基本图 在CPU中进行3D堆叠也是可能的，而且应该会带来类似的好处，但到目前为止，我们还没有看到这种3D堆叠( 称为logic-on-logic)出现在消费级设备中。 英特尔希望在2019年底利用其3D堆叠技术Foveros改变这一现状。 Foveros将被用于一种新的芯片中，这种芯片将10nm的小芯片堆叠在一个低功率的芯片上。 虽然英特尔不愿说明这种芯片预计将出现在哪种产品中，但Gizmodo作者Alex Cranz认为很可能是笔记本电脑。
1.2K20发布于 2018-12-27 - 来自专栏量子位
232层3D闪存芯片来了：单片容量2TB，传输速度提高50%
Pine 发自 凹非寺 量子位 | 公众号 QbitAI 232层的3D闪存芯片来了，数据传输速率提高50%，容量可达2TB。 此外，美光还对芯片的最底层进行了改进，最底下的CMOS层由逻辑和其他电路组成，这些电路负责控制读写操作以及尽可能快速有效地在芯片内外获取数据。 三星是NAND闪存的龙头企业，3D NAND就源于三星。 值得一提的是，在此次美光发布的232层3D闪存芯片中，NAND的堆栈技术并不是首创，而是与三星第七代一样采用“双堆栈”技术。 △图注：图源美光科技 目前，国产芯片企业长江存储的第三代QLC 3D NAND闪存实现了128层堆叠。 对于层数的较量，网友也抱有很乐观的态度： 增加层数几乎不会带来新的问题。
78710编辑于 2022-08-26 - 来自专栏集成电路IC测试座案例合计
芯片封测：BGA芯片封装？BGA芯片测试？BGA芯片测试座
一、BGA 封装芯片简介BGA（Ball Grid Array，球栅阵列）封装是一种以底部锡球阵列为引脚的芯片封装技术，相较于传统 QFP（四方扁平封装）等形式，其核心优势在于解决 “高引脚密度与小型化 （77GHz 毫米波芯片，BGA121），需满足车规级可靠性（高温 125℃、低温 - 40℃）；航空航天与医疗领域：卫星通信芯片（BGA216，抗辐射）、医疗影像设备信号处理芯片（BGA196，高稳定性 、探针氧化；底部设散热通道，与 BGA 芯片裸露焊盘紧密贴合，散热效率提升 40%，避免高功率芯片（如 20W CPU）测试时因温升导致的性能漂移。 随着 BGA 封装向 “超密间距（0.3mm）、3D 堆叠（如 3D BGA）” 演进，测试座面临 “探针密度更高、多芯片同步测试” 的挑战。 鸿怡电子正研发 “3D BGA 测试座”（支持堆叠芯片的多层面测试）与 “智能校准测试座”（集成温度传感器与阻抗补偿模块），实时修正测试偏差，为下一代超密间距 BGA 芯片的量产测试提供技术支撑。
1.4K10编辑于 2025-10-15 【新启航】白光干涉仪在 IC 芯片光刻后的 3D 轮廓测量
引言IC 芯片光刻后形成的三维图形（如栅极、互联线、接触孔等）是半导体制造的关键中间产物，其线宽、高度、侧壁倾角等参数直接决定器件的电学性能与良率。 IC 芯片光刻后测量的核心需求IC 芯片光刻后测量需满足三项关键指标：一是多参数同步表征，需同时获取关键尺寸（CD）、高度、侧壁角度、边缘粗糙度（LER）等参数，其中 CD 测量误差需 <±1%，高度测量精度 数据采集与处理流程晶圆经真空吸附固定在防震载物台后，系统通过 Mark 点定位至目标芯片区域，扫描获取三维干涉数据。 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。 分层膜厚无损检测：采用非接触、非破坏测量方式，对多层薄膜进行 3D 形貌重构，精准分析各层膜厚分布，为薄膜材料研究提供无损检测新方案。新启航半导体，专业提供综合光学3D测量解决方案！
35710编辑于 2025-09-10- 来自专栏量子位
美国重金投资3D芯片项目！MIT+美独资公司攻关，旨在继续领先中国
这个项目的目标，意在构建下一代芯片：3D芯片。 3D芯片能以更低的成本，实现50倍的计算性能提升，据称能以90nm工艺实现7nm芯片的性能。 在碳纳米晶体管基础上，2017年Max Shulaker又取得新的突破：3D芯片。这篇论文，同样被《自然》刊发。 ? 简单解释一下3D芯片的意义。 除了计算和存储芯片合一，3D芯片还可以把碳纳米晶体管构建的传感芯片也堆叠进去，形成一个更加强大的单体芯片。 ? 这种芯片的结构，特别适合深度神经网络计算。 3D芯片被认为能带来50倍的计算性能提升，甚至有望实现数量级的突破。而且，这种架构能够降低芯片成本，以90nm生产的3D芯片，能实现7nm芯片的性能。这些都是天水未来可能握在手中的筹码。 成本更低的3D芯片制造技术，已经让天水憧憬未来能服务更多小规模的公司，并从高端亚洲芯片代工厂手里分一杯羹。 未来争夺战 然而3D芯片的制造，并非坦途一条。
65020发布于 2018-09-29 - 来自专栏机器之心
英特尔透露3D芯片细节：能堆千亿晶体管，计划2023上市
机器之心报道 编辑：泽南 计算机芯片正式进入三维时代。 3D 堆叠芯片是英特尔挑战摩尔定律的新方向，它可以将芯片中的逻辑组件堆叠起来，大幅提升 CPU、GPU 及 AI 处理器的密度。 近日，英特尔在半导体行业会议 Hot Chips 34 上展示了关于 3D Foveros 芯片设计的新细节，它将用于即将发布的 Meteor Lake、Arrow Lake 和 Lunar Lake 成本一直是 3D 封装芯片面临的重要的问题之一，而 Foveros 将是英特尔凭借其领先封装技术首次大批量生产。 不过英特尔却表示，采用 3D Foveros 封装生产的芯片与标准芯片设计相比具有极强的价格竞争力——在某些情况下甚至可能更便宜。 这种区别最终将会在芯片成品中体现，英特尔表示新款 3D 堆叠芯片 Meteor Lake 有望在 2023 年推出，Arrow Lake 和 Lunar Lake 将在 2024 年上市。
47320编辑于 2022-08-25 - 来自专栏镁客网
机器视觉市场腥风血雨，华捷艾米要做嵌入式的3D感知芯片
麦姆斯咨询也显示，预计2016~2022年间3D传感器市场规模的复合年增长率为26.5%，2022年将达到54.6亿美元。 AR体感交互产品IMI-3DAR摄像头，芯片中的骨骼跟踪技术能够准确、实时的识别玩家的动作。 嵌入式的方案是消费端的趋势 华捷艾米的3D感知芯片研发已经进入第三代，沈瑄表示，“明年我们要做16nm制程的，18年11月份第一批会正式量产，现在的重点是做嵌入式的方案，包括嵌入到电视机、平板以及手机中 ，这一代芯片的量产会在明年3月份。” “苹果把结构光做成嵌入式的3D相机，通过iPhone推广出去，让这个技术和设备来到了普通消费者身边。
78200发布于 2018-05-30 MIT研究团队打造出全球首款芯片级3D打印机
7月7日消息，据外媒Tom’s Hardware 报道，麻省理工学院（MIT）研究人员开发全球首款整合在单芯片上的3D打印机设计，该芯片能发出光束照射至树脂槽中，直接生成设计图案。 报道称，这项3D打印装置不含任何机械移动零件，而是通过一系列纳米级天线，将光束导入树脂槽中。这款概念验证设备是由单个光子芯片构成，芯片本身是一款定制化的硅光子芯片，由MIT 团队自行设计。 接下来将进行迭代，以在芯片上创建全集成的3D打印机。 “这个系统完全重新思考了 3D 打印机是什么，”该团队研究论文的资深作者 Jelena Notaros 教授说。 项目团队的下一步是设计一种新的定制芯片，该芯片将能够实现3D打印，而不仅仅是目前输出的 2D 形状。 这个目标，“一种在树脂井中发射可见光全息图的芯片，只需一步即可实现体积 3D 打印”，该团队在《自然》杂志上发表的研究论文中已经进行了概述。
9610编辑于 2026-03-19- 来自专栏芯智讯
东京电子推出全新蚀刻技术，可用于堆叠超过400层的3D NAND芯片
6月12日消息，日本半导体设备大厂东京电子（TEL）宣布，其等离子体蚀刻系统的开发和制造基地已经开发出一种创新的通孔蚀刻技术，可以用于堆叠超过400层的先进3D NAND Flash闪存芯片。 据介绍，这项创新的技术不仅能在短短33分钟内完成10微米深度的高纵横比蚀刻，缩减了耗时，而且蚀刻结构的几何形状相当明显，也有助于制造更高容量的3D NAND闪存芯片。 其中包括显示了蚀刻后通孔图案的横截面SEM图像，以及孔底的FIB切割图像，另外还有东京电子的3D NAND闪存芯片的一个案例。
39240编辑于 2023-08-09
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号