加州Davis分校研究组所提出的基于硅光的3D PIC,整体结构如下, ? (图片来自文献1) 右图中的小方格是一个结构单元,每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成,中间一层的PIC主要包含分光器(光芯片中的分束器)和相位调制器。 更详细的芯片结构如下图所示, ? (图片来自文献1) 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合,实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能,仅贴出了芯片的结构图,如下图所示, ? (图片来自文献1) 期待整个3D LIDAR系统进一步的实验结果。 几点看法: 目前2D 硅光芯片的集成度其实还没有那么高,对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好,有很好的前瞻性,但从应用需求和加工难度来看,还是实用性不够强。
英特尔公开了新的3D封装技术Foveros,可以让芯片制造商捆绑各种垂直芯片组件,从而提高设备的速度,而无需等待新的芯片制造工艺成熟。 换句话说,通过Foveros,英特尔将能够将各种芯片叠加在一起,包括CPU,内存和其他芯片,而无需担心各自的底层制造技术。 3D堆叠 堆叠的重要性不仅仅是节省空间,尽管这肯定是它的重要组成部分。 业界其他公司已经开始研究混合和匹配晶体管的好处,投资“小芯片”,它们几乎可以像微观互锁拼图一样使用。但这一切仍然是发生在同一平面上,而英特尔的3D堆叠技术像是乐高积木一样的解决方案,提供了更多选择。 毕竟,英特尔几乎错过了整个移动产品,并面临来自AMD,高通和TSMC等公司的激烈竞争,其中一些公司已经实现了7纳米工艺制造的处理器的飞跃,而英特尔仍然在10纳米工艺徘徊。 此外,英特尔公布了即将推出的2019系列处理器Sunny Cove,基于10纳米架构。适用于英特尔的Core和Xeon系列,它们可以在2019年及以后的即将推出的Mac机型中找到。
新的集成显卡将于明年出现在10nm芯片中。 新的微架构 新的微架构被称为Sunny Cove,用以取代Skylake。 同时英特尔还发布了名为One API的新软件,旨在使其硬件调整软件更加简单 垂直构建CPU的新方法:3D堆叠 这可能是最让人兴奋的消息了! Foveros CPU的基本图 在CPU中进行3D堆叠也是可能的,而且应该会带来类似的好处,但到目前为止,我们还没有看到这种3D堆叠( 称为logic-on-logic)出现在消费级设备中。 英特尔希望在2019年底利用其3D堆叠技术Foveros改变这一现状。 Foveros将被用于一种新的芯片中,这种芯片将10nm的小芯片堆叠在一个低功率的芯片上。 虽然英特尔不愿说明这种芯片预计将出现在哪种产品中,但Gizmodo作者Alex Cranz认为很可能是笔记本电脑。
3D芯片堆叠是一种通过垂直堆叠多层芯片并将其互连,以克服传统2D集成电路的局限性。和最近华为提出的韬(τ)定律有几分相似的。都是通过多层堆叠,只不过一个是在封装阶段,一个是在晶圆前道阶段。 今天我们就聊聊封装阶段的芯片堆叠方案,为什么最近这个3D堆叠会受到重视。说实话,我也是最近碰到这个需求,需要把光芯片键合到一个coms芯片上,比如InP材料的芯片如何键合到硅基的芯片上。 基本的方案有wafer to wafer和die to wafer,但是如何让二者的芯片连通导电,就用到垂直互联技术。就进入了3D封装的工艺了。 传统3D封装可能会叠加更多的die进行堆叠。 现在的趋势:从“底部填充”到“无填充”与“混合键合” 值得注意的是,随着混合键合(Hybrid Bonding) 技术的成熟(铜-铜直接键合,间距< 10μm),传统的Underfill工艺正在面临挑战 混合键合就是芯片和芯片之间的铜电极的直接键合,基本工艺过程如下: 经过严苛的CMP工艺处理,铜的高度要凹陷几纳米。如下图,以防止在室温键合时由于铜的突起而阻碍电介质接触 10。
选自 Wired 作者:Brian Barrett 机器之心编译 参与:李泽南、路雪、张倩 在台积电、三星纷纷拿出 7nm 制程的时候,英特尔的 10nm 芯片还迟迟没有出炉。 本周三,这家芯片巨头向世人展示了一项名为 Foveros 的 3D 封装技术,可以将芯片中的逻辑芯片堆叠起来。近期,几种纵向叠加方法改进了存储芯片。 近期,芯片封装结构完成了从单片式向二维、及至现在的 3D 堆叠的进化,允许更多的定制和电量存储。(图源:英特尔) 英特尔认为电力输送是它已经解决的问题。 这些公司已经在 7nm 制程处理器方面先行一步,而英特尔一直停留在 10nm。 ? 英特尔展示了自己的最新 CPU 核心路线图。 但 3D 封装技术给人的印象最为深刻:这是一种思考如何构建芯片的新方法,它或许可以让摩尔定律突破瓶颈,延续下去。 ?
研究人员创造了一种新型的3D计算机芯片,该芯片将存储和计算元件垂直堆叠,极大地加快了芯片内部的数据移动速度。与传统平面设计不同,这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局,该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中,这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片,但该团队表示,这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法,即堆叠独立的芯片。这可能有所帮助,但层与层之间的连接通常比较粗糙、数量有限,并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造,他们认为这为本土硬件创新的新时期提供了一个蓝图,在这个新时期,最先进的芯片可以在美国本土设计和制造。
据知情人士向《华尔街日报》透露,全球最大的合同芯片制造商台积电现将价格上涨20%,此举可能会导致消费者为电子产品掏更多的钱。 这些知情人士表示,台积电计划将其最先进芯片的价格上涨约10%,而汽车制造商等客户所使用的不太先进芯片的价格将上涨约20%。知情人士表示,更高的价格通常在今年底或明年初生效。 芯片短缺已经推高了笔记本电脑的价格,由于越来越多的人远程工作,笔记本电脑的需求量很大。 他表示,这家台湾公司在最先进芯片上已投入了过多的巨额资本预算,在不太先进的芯片上丢失了市场份额。 Lu先生说:“台积电终于涨价以紧跟潮流,以弥补资本支出的分配不当。” 伯恩斯坦分析师表示,涨价可能会使台积电的收入增加10%至15%,收益增加20%至30%,并补充道影响会在明年第一季度显现出来。
据彭博社消息,奥特曼再次为一家人工智能芯片企业筹集数十亿美元。 因此,制造更多高性能芯片来运行复杂人工智能系统的竞赛只会加剧。 能够制造高端芯片的晶圆厂数量有限,这促使奥特曼或其他任何人在需要产能之前竞标多年,以生产新芯片。 其他开发人工智能模型的公司也开始制造自己的芯片。 OpenAI 的投资者微软在 11 月宣布,它已经构建了第一个用于训练模型的定制 AI 芯片,紧随其后的是亚马逊宣布了其 Trainium 芯片的新版本。 谷歌的芯片设计团队正在使用其在谷歌云服务器上运行的 DeepMind AI 来设计 AI 处理器,如张量处理单元 (TPU)。
其中最引人关注的就是“牙膏厂”终于挤出了10nm芯片,有望在2019年下半年开始出货。 下一代Sunny Cove架构 ? 甚至传言称英特尔在10nm工艺制程上遇到巨大困难,可能完全放弃10nm计划。 而英特尔突然宣布明年将推出下一代Sunny Cove架构的酷睿与至强芯片。 但英特尔推出的并非完全是10nm芯片,而是通过Foveros技术将不同性能、不同部分封装在一起,仅高性能部分使用的是10nm工艺制程。 Foveros全新3D封装技术 英特尔在推出Sunny Cove的同时,也宣布了其业界首创的逻辑芯片3D堆叠技术Foveros。该技术之前已经应用在存储芯片上,但用在CPU上仍有困难。 ? 首批产品将采用22FFL(低功耗FinFET)工艺,将10nm计算单元堆叠在芯片顶部。
12月30日消息,根据网上曝光的涨价函显示,本月中旬才启动了新一轮裁员的全球第二大模拟芯片厂商亚德诺(ADI)近日已向中国区代理商发出涨价通知,宣布将从明年2月4日开始,对部分产品线涨价10-20%。 不过,从ADI最新的截至2023年10月28日的2023财年第四季度财报来看,情况仍不够乐观。 一方面,ADI通过提高老产品价格,推动客户换新产品;另一方面,模拟IC生命周期相对长,芯片厂往往为了推动、普及新产品等应用,都会对老产品进行涨价。 今年四季度以来,随着支持生成式AI的智能手机新品和AI PC新品的陆续推出,预计将会刺激智能手机和PC市场的加速回暖,这也将直接带动存储芯片、CIS芯片以及模拟芯片的需求回升。 值得注意的是,在上游原厂持续削减产能背景之下,近期存储芯片涨声不断。比如,有传闻称,三星已经在四季度对NAND Flash芯片报价上调10%至20%,还将在明年一季度和二季度逐季涨价20%。
研究人员现在可以制造出一种3D芯片,其中交替的半导体材料层直接生长在彼此之上。该方法去除了各层之间的厚硅衬底,从而实现更好、更快的计算,适用于构建更高效的人工智能硬件。 电子行业正在逼近将晶体管封装到计算机芯片表面的数量极限。因此,芯片制造商正寻求“向上”而非“向外”构建。 这种多层芯片能够处理的数据量呈指数级增长,并执行比当今电子产品复杂得多的功能。然而,一个重大障碍是芯片构建的平台。目前,笨重的硅晶圆是生长高质量单晶半导体元件的主要支架。 “我们的技术实现的产品不仅是3D逻辑芯片,还有3D存储芯片以及它们的组合,”Kim说,“通过我们基于生长的单片3D方法,你可以直接在彼此之上生长数十到数百个逻辑和存储层,它们将能够很好地通信。” “传统的3D芯片是通过在硅晶圆之间钻孔的方式制造的,这一过程限制了堆叠层数、垂直对准分辨率和良率,”第一作者Kiseok Kim补充道,“我们基于生长的方法一次性解决了所有这些问题。”
10)Editor编程 – 如果Unity Editor缺少你所需的功能,你可以自己写。通过脚本扩展Editor非常容易,效果也非常显着。
---- 新智元报道 来源:SächsischeZeitung 编译:克雷格 【新智元导读】最近,博世集团投资10亿欧元在德国“硅谷”建最先进的芯片工厂,建设一条基于300mm硅晶片全自动产线, 10亿欧元,这是罗伯特·博世有限公司130年历史上最大的一笔投资。 4月24日,德国博世集团最先进的芯片工厂在德东部城市Dresden奠基,博世计划在该城投资10亿欧元,建设一条基于300mm硅晶片全自动产线,总建筑面积10万平米,工厂计划2019年底完工,2021年正式投产 该项目从2017年至2020年将对半导体等行业实施10亿欧元的投资补贴。博世已经要求IPCEI提供补贴资金。 另据介绍,目前博世能够生产的芯片产品有:ECU控制器芯片、加速度、转速、质量流量、压力和环境温度传感器等芯片。
2.5D和3D混合堆叠 未来几年,芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此,当下所有主要芯片开发商和制造商,都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案,本质上是2.5D和3D堆叠的混合体。 这样,两个小芯片在封装内相互重叠,能大大地节省空间,不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是,一个芯片的再分配层可以用来连接内存,从而节省存储空间。 可以说,华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 该公司无法获得使用10nm以下生产芯片所需的技艺,因此,先进封装和互连方法对中芯国际来说同样至关重要。 因此,华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。
随着芯片产业走向“后摩尔定律”时代,3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上,清微智能联合创始人兼首席技术官欧阳鹏表示,国产高端AI芯片有望在2026年通过3D可重构架构技术,实现对国际主流高端AI芯片的超越 与二维集成技术相比,三维可重构计算架构的有效带宽提升10倍。 国产AI芯片“弯道超车”主战场:3D可重构架构技术 不仅是学术层面,如今,3D可重构架构技术已经商业落地,并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面,国产AI芯片有望在2026年采用3D可重构新架构。
在一篇发表在 Lab on a Chip 期刊的论文中,LLNL 实验室研究人员表示,他们创建的 3D 微电极阵列(3DMEA)平台能够维持数十万人类神经元存活,并使它们在 3D gel 中连接和沟通。 Fischer 表示,这项 3D 芯片大脑研究的最终目的是:开发出一个提供人类相关数据的实验平台,通过简化、易复现、中肯的模型系统,更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称:「为了促进这种 3D 芯片大脑的发展,我们需要设计一种能够从三个维度实际监测神经元功能的芯片,但项目伊始,我们并不具备相应技术,所以必须从内部开发。 该团队正在寻求外部资金支持,以使用 3D 芯片大脑来筛选治疗方法,并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后,Fischer 表示:「这些项目将永远不会结束。 我的意思是,当你确认了一件事情时,你回答了一个问题,但会有其他 10 个问题跳出来。现在我们想要探索的领域太多了。但我认为想要发展的关键就是这个得到计算模型补充的模型实验系统。
年底AI芯片又有新动态。 据金融时报报道,AI芯片公司地平线正在进行新一轮融资,计划筹资最多达10亿美元,本轮融资估值在30亿至40亿美元之间,这次融资也成为中国新兴AI芯片领域最大的融资活动之一。 在今年10月的2018安博会上,地平线创始人兼CEO余凯接受媒体采访时透露,公司将在2018年底完成新一轮融资,金额为5-10亿美元,投资方包括一家和英特尔规模相当的芯片公司,以及一家知名汽车厂商。 年 10 月中旬 Mate10 系列新品(该系列手机的处理器为麒麟 970)上市。 这使得 VR 设备可重建高质量的人像 3D 影像,并实时传送到任何地方。 XMC是NOR闪存和图像传感器的批量生产商,在被长江存储全额收购前,已经开始兴建3D NAND闪存晶圆工厂,并推出了Xtacking 3D NAND制程。
3月3日消息,据9to5mac报道,苹果公司于当地时间3月2日宣布,未来6 年将于德国加码投资10 亿欧元,做为德国慕尼黑芯片设计中心扩建计划的一环。 这次追加的投资金额,是以苹果承诺从2021 年起投资超过10 亿欧元的计划为基础,苹果当时就以慕尼黑做为欧洲芯片设计中心的总部,该处也成为苹果在欧洲最大的研发工程中心。 苹果也指出,慕尼黑的芯片研发团队已为M2 Pro、M2 Max 芯片开发,以及产品在移动网路和电源管理功能的突破性做出贡献。 苹果为iPhone 和iPad 设计了A 系列芯片,并自2020 年扩展到适用于Mac 电脑的M 系列芯片,这些系统单芯片(System on a Chip,SoC)已将CPU、GPU 以及存储元件全部整合在一起 苹果自1981 年设立德国研发公司以来,当地团队从最初10 名员工一路成长至超过4,500 人,尤其在过去3 年增加超过1,600 人。
摘要:本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用,分析其工作原理及适配沟槽结构的技术优势,通过实际案例验证其测量精度,为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词:白光干涉仪;芯片晶圆;沟槽;3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构,承担着信号传输、散热等重要功能,其 3D 轮廓参数(如深度、宽度、侧壁垂直度、底部平整度)直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力,成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 ×2mm 的单次扫描范围,结合快速图像拼接技术,可在 5 分钟内完成整片 8 英寸晶圆的沟槽阵列测量,同步获取沟槽的分布均匀性、局部缺陷(如侧壁凹陷、底部凸起)等全域数据,测量效率较原子力显微镜提升 10 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势,其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性,为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑,助力提升集成电路的制造精度与性能稳定性
点击⬆️方“逆锋起笔”,公众号回复 编程资源 领取大佬们推荐的学习资料 面向 Dev 频道的 Windows Insider 项目成员,微软发布了 Windows 10 Build 21332 预览版更新 Windows 10 Build 21332 更新日志 “新闻和兴趣”功能推进的更新 在过去两个月时间里,微软在 Windows 任务栏上尝试了数个版本的“新闻和兴趣”体验,并收到了大量 Windows ● 3D Viewer和Paint 3D将不再预装在最新Insider预览版的纯净安装上。这两个应用程序仍将在商店中可用,并将在操作系统更新后留在您的设备上。