- 综合排序
- 最热优先
- 最新优先
- 来自专栏硅光技术分享
3D 硅光芯片
加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下， ? （图片来自文献1） 右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。 更详细的芯片结构如下图所示， ? （图片来自文献1） 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示， ? （图片来自文献1） 期待整个3D LIDAR系统进一步的实验结果。 几点看法： 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。
1.9K30发布于 2020-08-13 - 来自专栏章鱼的慢慢技术路
Direct3D 11 Tutorial 4: 3D Spaces_Direct3D 11 教程4：3D空间
在本教程中，我们将深入研究3D位置和转换的细节。 本教程的结果将是渲染到屏幕的3D对象。 虽然之前的教程侧重于将2D对象渲染到3D世界，但在这里我们展示了一个3D对象。 资源目录 (SDK root)\Samples\C++\Direct3D11\Tutorials\Tutorial04 Github仓库 3D空间 在上一个教程中，三角形的顶点被有策略地放置，以在屏幕上完美地对齐 除了矩阵之外，我们还需要一个代表常量缓冲区的ID3D11Buffer对象。 ; XMMATRIX g_Projection; 要创建ID3D11Buffer对象，我们使用 ID3D11Device :: CreateBuffer()并指定D3D11_BIND_CONSTANT_BUFFER D3D11_BUFFER_DESC bd; ZeroMemory( &bd, sizeof(bd) ); bd.Usage = D3D11_USAGE_DEFAULT;
1.5K30发布于 2018-10-11 - 来自专栏章鱼的慢慢技术路
Direct3D 11 Tutorial 5: 3D Transformation_Direct3D 11 教程5：3D转型
资源目录 (SDK root)\Samples\C++\Direct3D11\Tutorials\Tutorial05 Github 转型 在3D图形中，变换通常用于对顶点和矢量进行操作。 在3D中，用于翻译的矩阵具有形式。 在3D中，空间通常由原点和来自原点的三个唯一轴定义：X，Y和Z.计算机图形中通常使用多个空间：对象空间，世界空间，视图空间，投影空间和屏幕空间。 图2.在对象空间中定义的立方体 ? Direct3D 11中深度缓冲区的默认行为是检查屏幕上绘制的每个像素与屏幕空间像素的深度缓冲区中存储的值。 它还创建深度缓冲区的DepthStencilView，以便Direct3D 11知道将其用作深度模板纹理。
2.4K40发布于 2018-12-04 垂直堆叠3D芯片突破AI算力瓶颈
研究人员创造了一种新型的3D计算机芯片，该芯片将存储和计算元件垂直堆叠，极大地加快了芯片内部的数据移动速度。与传统平面设计不同，这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局，该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中，这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片，但该团队表示，这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法，即堆叠独立的芯片。这可能有所帮助，但层与层之间的连接通常比较粗糙、数量有限，并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造，他们认为这为本土硬件创新的新时期提供了一个蓝图，在这个新时期，最先进的芯片可以在美国本土设计和制造。
20810编辑于 2026-03-26无硅衬底的高楼式3D芯片堆叠技术
研究人员现在可以制造出一种3D芯片，其中交替的半导体材料层直接生长在彼此之上。该方法去除了各层之间的厚硅衬底，从而实现更好、更快的计算，适用于构建更高效的人工智能硬件。 电子行业正在逼近将晶体管封装到计算机芯片表面的数量极限。因此，芯片制造商正寻求“向上”而非“向外”构建。 这种多层芯片能够处理的数据量呈指数级增长，并执行比当今电子产品复杂得多的功能。然而，一个重大障碍是芯片构建的平台。目前，笨重的硅晶圆是生长高质量单晶半导体元件的主要支架。 “我们的技术实现的产品不仅是3D逻辑芯片，还有3D存储芯片以及它们的组合，”Kim说，“通过我们基于生长的单片3D方法，你可以直接在彼此之上生长数十到数百个逻辑和存储层，它们将能够很好地通信。” “传统的3D芯片是通过在硅晶圆之间钻孔的方式制造的，这一过程限制了堆叠层数、垂直对准分辨率和良率，”第一作者Kiseok Kim补充道，“我们基于生长的方法一次性解决了所有这些问题。”
10110编辑于 2026-04-07- 来自专栏深度学习与python
不含 TPM 芯片？抱歉，你的电脑不能升级 Windows 11
现代智能手机（如 Pixels 和 iPhone）最近也采用了类似的安全芯片。 尽管微软没有具体解释原因，但他们还是选择将这种芯片作为即将推出的 Windows 11 更新的一项核心硬件要求。 为什么 Windows 11 需要这种 TPM 芯片 当微软在 6 月 24 日的活动中发布 Windows 11 时，他们给出了计算机运行新版操作系统时需要满足的硬件需求。 鉴于 TPM 芯片的性质及功能，微软可能只是更加注重安全性了。事实上，这些芯片将为 Windows 11 提供一个硬件安全的基准。 正如我们之前提到的，黄牛在听说了微软最初的 Windows 11 硬件要求后立即开始囤积 TPM 芯片了。你最好的选项是尝试直接从 PC 销售商或零件网站购买。 原文链接 《What Is a TPM Chip and Why Does Windows 11 Require It?》
1.8K30编辑于 2023-04-01 - 来自专栏程序手艺人
11-快速修改芯片驱动中寄存器的值
实际项目的调试中，往往需要快速修改驱动芯片(只针对IIC通讯)中对应寄存器的值，传统的方式一般是编译驱动 -> 烧录固件 -> 测试，而这样的方式往往很繁琐。 这里介绍使用i2c-tools快速修改驱动芯片的寄存器方式1 使用工具的前提: 驱动芯片是用IIC通讯的，一般的常用的芯片基本都是IIC控制(电源，音频，光感等等) 交叉编译好i2c-tools 本文以 U....... 50: 00 00 00 00 00 00 00 00 81 11 00 36 00 40 00 00 ........??. 80: 00 00 00 00 01 11 00 00 00 00 00 01 7c 00 00 00 ....??.....? U....... d0: 00 00 00 00 00 00 00 00 81 11 00 36 00 40 00 00 ........??.
2K20发布于 2019-02-20 - 来自专栏新智元
华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁
2.5D和3D混合堆叠 未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。 这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。 可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。 参考资料： https://www.ednchina.com/news/a9444.html http://www.iotworld.com.cn/html/News/202204/67bbbf09e0d11b99
2.2K30编辑于 2022-05-05 2026年，3D新架构将让国产AI芯片“弯道超车”
随着芯片产业走向“后摩尔定律”时代，3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上，清微智能联合创始人兼首席技术官欧阳鹏表示，国产高端AI芯片有望在2026年通过3D可重构架构技术，实现对国际主流高端AI芯片的超越 国产AI芯片“弯道超车”主战场：3D可重构架构技术 不仅是学术层面，如今，3D可重构架构技术已经商业落地，并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面，国产AI芯片有望在2026年采用3D可重构新架构。 早在2019年，清微智能和清华大学团队就开展了3D可重构AI架构相关研究，自2023年1月开始，清微智能在中美进行3D芯片相关的大量专利布局。
57210编辑于 2026-03-20- 来自专栏机器之心
在芯片上培养脑细胞，还能用来测试新药，LLNL实验室开发出3D「芯片大脑」
在一篇发表在 Lab on a Chip 期刊的论文中，LLNL 实验室研究人员表示，他们创建的 3D 微电极阵列（3DMEA）平台能够维持数十万人类神经元存活，并使它们在 3D gel 中连接和沟通。 LLNL 实验室致力于在芯片设备上复制人体系统，而该研究正是其系列工作的一小部分。其目标是随着相关技术的不断发展，研发的芯片设备更适用于人类，甚至取代动物测试。 Fischer 表示，这项 3D 芯片大脑研究的最终目的是：开发出一个提供人类相关数据的实验平台，通过简化、易复现、中肯的模型系统，更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称：「为了促进这种 3D 芯片大脑的发展，我们需要设计一种能够从三个维度实际监测神经元功能的芯片，但项目伊始，我们并不具备相应技术，所以必须从内部开发。 该团队正在寻求外部资金支持，以使用 3D 芯片大脑来筛选治疗方法，并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后，Fischer 表示：「这些项目将永远不会结束。
44910编辑于 2023-03-29 - 来自专栏量子位
博世大举进军自动驾驶芯片行业，斥资11亿美元建厂
李林 编译自 Bloomberg 量子位 报道 | 公众号 QbitAI 全球最大的汽车零部件供应商博世，又为自动驾驶技术投下了11亿美元的赌注。 博世周一宣布，投资11亿美元建芯片工厂，生产用于无人车、智能家居和智慧城市基础设施的半导体组件。这是博世历史上最大的一笔投资。 这个芯片厂位于德国东部城市德累斯顿，计划2019年建成，2021年投入商业化运行。 虽然博世以刹车系统等汽车部件闻名，但在造芯片这件事上，它也不完全是新手。 博世为手机等电子产品生产芯片已有四十多年，该公司还说，去年，全球卖出的每一辆车平均包含9处博世生产的芯片。 除了用于自动驾驶的芯片之外，这家新工厂也将生产传统的汽车芯片，如控制气囊、仪表盘显示、车载网络等功能的芯片。 随着自动驾驶技术的进步和社会认同的提升，英特尔、高通等越来越多芯片厂商也想进入这个领域。
53770发布于 2018-03-29 白光干涉仪在芯片晶圆沟槽的 3D 轮廓测量
摘要：本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用，分析其工作原理及适配沟槽结构的技术优势，通过实际案例验证其测量精度，为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词：白光干涉仪；芯片晶圆；沟槽；3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构，承担着信号传输、散热等重要功能，其 3D 轮廓参数（如深度、宽度、侧壁垂直度、底部平整度）直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力，成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势，其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性，为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑，助力提升集成电路的制造精度与性能稳定性 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。
21510编辑于 2025-10-18- 来自专栏ATYUN订阅号
英特尔公布了全新3D堆叠技术，10纳米芯片即将推出
英特尔公开了新的3D封装技术Foveros，可以让芯片制造商捆绑各种垂直芯片组件，从而提高设备的速度，而无需等待新的芯片制造工艺成熟。 换句话说，通过Foveros，英特尔将能够将各种芯片叠加在一起，包括CPU，内存和其他芯片，而无需担心各自的底层制造技术。 3D堆叠 堆叠的重要性不仅仅是节省空间，尽管这肯定是它的重要组成部分。 业界其他公司已经开始研究混合和匹配晶体管的好处，投资“小芯片”，它们几乎可以像微观互锁拼图一样使用。但这一切仍然是发生在同一平面上，而英特尔的3D堆叠技术像是乐高积木一样的解决方案，提供了更多选择。 几十年来，一种成功的3D封装技术一直受到追捧，但却被电力，热量和价格所限制。 但最终，新的3D堆叠技术的出现，使尺寸变小的竞争不再像过去那样重要，取而代之的是追求更高。英特尔周三也推出了一些其他的迭代进展，包括新的Sunny Cove CPU微体系结构和Gen11集成显卡。
59140发布于 2018-12-27 美国首颗单片式3D芯片问世：能效有望提升1000倍
芯片，可能为未来设备带来高达1,000 倍能效提升。 报道称，该3D芯片通过将DRAM内存和逻辑单元直接叠加在一个连续的制造过程中，完全区别于传统的2D芯片布局。 原型3D芯片在SkyWater 的200毫米晶圆生产线上采用成熟的90nm至130nm工艺制造。 虽然学术实验室之前已经展示了实验性的3D芯片，但该团队强调，这项工作的不同之处在于它是在商业铸造环境中建造的，而不是在定制的研究生产线中建造的。 参与该项目的SkyWater高管称，这一努力证明了单片3D架构可以转移到国内制造流程中，而不是局限于大学的洁净室。
13210编辑于 2026-03-20白光干涉仪在芯片刻蚀工艺后的 3D 轮廓测量
引言芯片刻蚀工艺通过干法或湿法腐蚀将光刻图形转移至晶圆表层材料（如硅、氧化物、金属等），形成沟槽、通孔、鳍片等三维结构，其深度、线宽、侧壁倾角等参数直接决定器件的电学性能与可靠性。 芯片刻蚀后测量的核心需求芯片刻蚀后测量需满足三项关键指标：一是多维度参数同步表征，需同时获取刻蚀深度（误差 <±1nm）、线宽（偏差 <±0.5nm）、侧壁倾角（精度 <±0.1°）、底部粗糙度（Ra< 典型应用案例在 5nm 逻辑芯片的 FinFET 刻蚀测量中，白光干涉仪检测出边缘区域鳍片高度比中心低 8nm（设计高度 120nm），侧壁倾角偏差 1.2°，追溯为刻蚀气体边缘流量不足，调整喷淋头分布后高度均匀性提升至 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。 分层膜厚无损检测：采用非接触、非破坏测量方式，对多层薄膜进行 3D 形貌重构，精准分析各层膜厚分布，为薄膜材料研究提供无损检测新方案。新启航半导体，专业提供综合光学3D测量解决方案！
25810编辑于 2025-09-26- 来自专栏新智元
权威报告：2021年芯片只能向3D转型
报告认为，届时半导体厂商将面积缩小、放下更多晶体管的做法已经在经济上不划算，此后，半导体厂商将关注3D芯片等其他新的技术增强计算力。 不过，该报告发布并非意味着“摩尔定律”将在5年内死亡——通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 不再自己制造尖端芯片的半导体公司，靠的是工厂为其芯片提供先进技术。Gargini还说，芯片购买方和设计方，如苹果、谷歌和高通，越来越能决定未来芯片的要求。 如果有哪一家公司愿意，它在2020年后也可以继续缩小晶体管的尺寸，只不过使用三维芯片要更划算——这就是报告想传达的信息。 换句话说，通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 在FinFET的架构中，栅门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。
1.5K60发布于 2018-03-23 - 来自专栏集成电路IC测试座案例合计
1分钟了解几种芯片测试：计算芯片-存储芯片-传感器芯片-通讯芯片-功率芯片-模拟芯片
每类芯片的设计逻辑、功能侧重、适用场景截然不同，对应的测试条件与测试需求也存在显著差异，而芯片测试座socket作为芯片测试的核心载体，其适配性直接决定测试精度、效率与安全可靠性。 （四）计算芯片测试座适配应用针对计算芯片的差异化需求，定制化研发了CPU/GPU/MCU专用测试座：1. 四、通讯芯片：有线与无线数据传输器件通讯芯片是“数据传输的桥梁”，核心功能是实现设备间的有线或无线数据交互，按传输方式可分为有线通讯芯片与无线通讯芯片，其中无线通讯芯片以蓝牙、WiFi为核心，覆盖各类短距离 （四）通讯芯片测试座适配应用针对通讯芯片的高频、抗干扰测试需求，研发了有线/无线通讯芯片专用测试座，核心适配设计如下：1. （四）模拟芯片测试座socket适配应用针对模拟芯片“高精度、低噪声、高稳定性”的测试需求，鸿怡HMILU研发了专用芯片测试座socket：1.
18910编辑于 2026-03-25 - 来自专栏前端实验室
微软开源了windows 11 全新设计的3D emoji 表情包
前两天刷到一个新闻：微软宣布开源其 1500 多款 3D Emoji 表情。于是大师兄赶紧翻了下这些精致的表情素材，迅速推荐给大家。 微软在去年发布的 Windows 11 中发布了微软 Emoji 库，并于今年 2 月份在 Microsoft Teams 中发布了 3D 版本，更加具有立体活泼感。 Fluent Emoji 开源表情包的特色 包含 3D/彩色/扁平三种视觉风格，既保证了 Emoji 表情的辨识度，又更加美观活泼，充满设计感，符合现代潮流 超过 1500 个 Emoji 表情，同时提供高清 注意：3D 格式的 Emoji 表情只提供了 png 图片，3D 源文件并没有开源。
2.4K20编辑于 2022-12-02 - 来自专栏新智元
英特尔CPU再雄起：3D堆叠技术，10nm芯片没难产
同时为了抗衡竞争对手AMD和英伟达，英特尔提出了下面3个行动方案： 升级集成显卡 新的Gen11集成显卡，或许算不上是显卡技术的一大步，但它仍然是英特尔不小的进步。 而Gen11用了64个！ 英特尔称和Gen9相比，Gen11的性能翻倍。新的集成显卡将于明年出现在10nm芯片中。 新的微架构 新的微架构被称为Sunny Cove，用以取代Skylake。 Foveros CPU的基本图 在CPU中进行3D堆叠也是可能的，而且应该会带来类似的好处，但到目前为止，我们还没有看到这种3D堆叠( 称为logic-on-logic)出现在消费级设备中。 英特尔希望在2019年底利用其3D堆叠技术Foveros改变这一现状。 Foveros将被用于一种新的芯片中，这种芯片将10nm的小芯片堆叠在一个低功率的芯片上。 虽然英特尔不愿说明这种芯片预计将出现在哪种产品中，但Gizmodo作者Alex Cranz认为很可能是笔记本电脑。
1.2K20发布于 2018-12-27 - 来自专栏量子位
232层3D闪存芯片来了：单片容量2TB，传输速度提高50%
Pine 发自 凹非寺 量子位 | 公众号 QbitAI 232层的3D闪存芯片来了，数据传输速率提高50%，容量可达2TB。 此外，美光还对芯片的最底层进行了改进，最底下的CMOS层由逻辑和其他电路组成，这些电路负责控制读写操作以及尽可能快速有效地在芯片内外获取数据。 三星是NAND闪存的龙头企业，3D NAND就源于三星。 值得一提的是，在此次美光发布的232层3D闪存芯片中，NAND的堆栈技术并不是首创，而是与三星第七代一样采用“双堆栈”技术。 △图注：图源美光科技 目前，国产芯片企业长江存储的第三代QLC 3D NAND闪存实现了128层堆叠。 对于层数的较量，网友也抱有很乐观的态度： 增加层数几乎不会带来新的问题。
79910编辑于 2022-08-26
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号