- 综合排序
- 最热优先
- 最新优先
- 来自专栏硅光技术分享
3D 硅光芯片
加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下， ? （图片来自文献1） 右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。 更详细的芯片结构如下图所示， ? （图片来自文献1） 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示， ? （图片来自文献1） 期待整个3D LIDAR系统进一步的实验结果。 几点看法： 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。
1.9K30发布于 2020-08-13 - 来自专栏wayn的程序开发
苹果最新 M4 芯片来了！
全新 10 核中央处理器 M4 芯片最多达 10 核的全新中央处理器，包含最多达 4 个性能核心和 6 个能效核心。 相比前代 iPad Pro 搭载的强大 M2 芯片，M4 芯片的中央处理器性能提升最高达 1.5 倍。 M4 芯片最多达 10 核的全新中央处理器，包含最多达 4 个性能核心和 6 个能效核心。 迄今最强大的神经网络引擎 M4 芯片的极高速神经网络引擎是芯片中的一种 IP 模块，专门用于加速 AI 任务。 M4 芯片内集成了 Apple 迄今最强大的神经网络引擎，领先业界。 对环境更友好 M4 芯片的能效表现确保全新 iPad Pro 符合 Apple 对于能效的高标准，并实现了可从早用到晚的电池续航。
2.5K20编辑于 2024-05-15 垂直堆叠3D芯片突破AI算力瓶颈
研究人员创造了一种新型的3D计算机芯片，该芯片将存储和计算元件垂直堆叠，极大地加快了芯片内部的数据移动速度。与传统平面设计不同，这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局，该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中，这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片，但该团队表示，这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法，即堆叠独立的芯片。这可能有所帮助，但层与层之间的连接通常比较粗糙、数量有限，并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造，他们认为这为本土硬件创新的新时期提供了一个蓝图，在这个新时期，最先进的芯片可以在美国本土设计和制造。
20710编辑于 2026-03-26- 来自专栏芯智讯
SK海力士HBM4将采用全新设计：通过3D堆叠整合在逻辑芯片上
11月22日消息，据韩媒中央日报（Joongang.co.kr）报导，韩国內存芯片大厂SK海力士正计划携手英伟达（NVIDIA）开发全新的GPU，拟将其新一代的高带宽內存（HBM4）与逻辑芯片堆叠在一起 据报道，SK海力士正在招募CPU、GPU等逻辑芯片的设计人员，目标是将未来的HBM4以3D堆叠的形式堆叠在英伟达、AMD等公司的逻辑芯片上，预计该HBM4内存堆栈将采用2048位接口。 目前的HBM是堆叠放置在GPU旁边，通过两个芯片下面的中介层（interposer）连接，不过SK海力士新目标是完全消除中介层，将HBM4通过3D堆叠直接整合在逻辑芯片上。 据了解，SK海力士正在与包括英伟达在内的芯片设计公司讨论HBM4集成设计方案。 最强AI芯片英伟达H200发布：HBM容量提升76%，大模型性能提升90%！ 中国半导体设备进口额大涨93%，来自荷兰进口额暴涨超6倍！ 长江存储“亮剑”：在美起诉美光侵犯其8项3D NAND专利！
65610编辑于 2023-11-23 - 来自专栏生信菜鸟团
GEO数据分析流程之芯片4
logFC > logFC_t)deg <- mutate(deg,change = ifelse(k1,"down",ifelse(k2,"up","stable")))table(deg$change)#4. OrgDbdeg <- inner_join(deg,s2e,by=c("symbol"="SYMBOL"))save(Group,deg,logFC_t,p_t,gse_number,file = "step<em>4</em>output.Rdata
24410编辑于 2024-06-28 无硅衬底的高楼式3D芯片堆叠技术
研究人员现在可以制造出一种3D芯片，其中交替的半导体材料层直接生长在彼此之上。该方法去除了各层之间的厚硅衬底，从而实现更好、更快的计算，适用于构建更高效的人工智能硬件。 电子行业正在逼近将晶体管封装到计算机芯片表面的数量极限。因此，芯片制造商正寻求“向上”而非“向外”构建。 这种多层芯片能够处理的数据量呈指数级增长，并执行比当今电子产品复杂得多的功能。然而，一个重大障碍是芯片构建的平台。目前，笨重的硅晶圆是生长高质量单晶半导体元件的主要支架。 “我们的技术实现的产品不仅是3D逻辑芯片，还有3D存储芯片以及它们的组合，”Kim说，“通过我们基于生长的单片3D方法，你可以直接在彼此之上生长数十到数百个逻辑和存储层，它们将能够很好地通信。” “传统的3D芯片是通过在硅晶圆之间钻孔的方式制造的，这一过程限制了堆叠层数、垂直对准分辨率和良率，”第一作者Kiseok Kim补充道，“我们基于生长的方法一次性解决了所有这些问题。”
10110编辑于 2026-04-07- 来自专栏云深之无迹
巴塞罗那自治大学.3D视觉课件.4
巴塞罗那自治大学，3D视觉课件.1 计算机视觉之三维重建篇.2(摄像机标定) 巴塞罗那自治大学.3D视觉课件.3
50620编辑于 2022-11-29 - 来自专栏杂谈
Unity教学 项目4 3D求生枪手
https://www.bilibili.com/video/BV16F7zzqEJF?spm_id_from=333.788.videopod.sections&vd_source=25b783f5f945c4507229e9dec657b5bb
23210编辑于 2025-12-18 - 来自专栏章鱼的慢慢技术路
Direct3D 11 Tutorial 4: 3D Spaces_Direct3D 11 教程4：3D空间
在本教程中，我们将深入研究3D位置和转换的细节。 本教程的结果将是渲染到屏幕的3D对象。 虽然之前的教程侧重于将2D对象渲染到3D世界，但在这里我们展示了一个3D对象。 因此，我们需要一个系统来表示3D空间中的对象和一个显示它们的系统。 在现实世界中，物体存在于3D空间中。 这意味着要将对象放置在世界中的特定位置，我们需要使用坐标系并定义与位置对应的三个坐标。 1.0f, 1.0f ), XMFLOAT4( 1.0f, 0.0f, 0.0f, 1.0f ) }, { XMFLOAT3( -1.0f, -1.0f, -1.0f ), XMFLOAT4 1,5,0, 3,4,7, 0,4,3, 1,6,5, 2,6,1, 2,7,6, 3,7,2, 6,4,5, 7,4,6, }; 如您所见，第一个三角形由点3,1和0定义。
1.5K30发布于 2018-10-11 - 来自专栏杂谈
3D个人简历网站 4.小岛
/assets/3d/island.glb"; /** * Island 组件，用于渲染 3D 岛屿模型，并处理模型的旋转交互和阶段设置。 { case normalizedRotation >= 5.45 && normalizedRotation <= 5.85: setCurrentStage(4) break; default: setCurrentStage(null); } } }); return ( // {岛屿 3D /models/Island 路径导入 Island 组件，此组件用于渲染 3D 岛屿模型 import { Island } from ".. </Suspense> </Canvas> ) } // 导出 Home 组件，供其他文件引入使用 export default Home 4.
18110编辑于 2025-12-31 - 来自专栏新智元
华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁
然而，是否存在代工公司，使用华为的专利技术，为其生产3D芯片封装，目前并不清楚。 但至少华为拥有一种独特的廉价3D堆叠技术，可以帮助它在不使用最新节点的情况下保持竞争力。 2.5D和3D混合堆叠 未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。 这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。 可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。
2.2K30编辑于 2022-05-05 - 来自专栏全志嵌入式那些事
4月全志芯片开源项目分享合辑
FunnyPi开发板内置了丰富的外设接口，包括USB、GPIO、I2C、SPI、UART等，方便用户连接各种传感器、执行器和其他外围设备，同时板载了标准RGB接口、WiFi模组、PMIC芯片、串口转USB 芯片等，方便开发者进行DIY开发。
53810编辑于 2024-04-29 2026年，3D新架构将让国产AI芯片“弯道超车”
随着芯片产业走向“后摩尔定律”时代，3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上，清微智能联合创始人兼首席技术官欧阳鹏表示，国产高端AI芯片有望在2026年通过3D可重构架构技术，实现对国际主流高端AI芯片的超越 国产AI芯片“弯道超车”主战场：3D可重构架构技术 不仅是学术层面，如今，3D可重构架构技术已经商业落地，并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面，国产AI芯片有望在2026年采用3D可重构新架构。 早在2019年，清微智能和清华大学团队就开展了3D可重构AI架构相关研究，自2023年1月开始，清微智能在中美进行3D芯片相关的大量专利布局。
56910编辑于 2026-03-20内存芯片测试:DDR4-LPDDR44X-LPDDR55X芯片测试夹具治具
在内存芯片（内存颗粒）领域，DDR4、LPDDR4/4X、LPDDR5/5X凭借各自在性能、功耗、封装上的差异化优势，分别占据不同应用赛道。 DDR4芯片DDR4作为成熟的主流内存技术，电压为1.2V，频率范围1600-3200MHz，单条最大容量可达64GB，具备性价比高、兼容性强、稳定性优异的特点。 LPDDR4/4X芯片LPDDR4/4X主打低功耗特性，电压降至1.1V，频率覆盖2133-4266MHz，具备低发热、长续航的优势，封装更紧凑，适配移动设备的空间限制。 LPDDR4/4X芯片测试类型功能测试：核心验证低功耗模式下的读写功能完整性，适配移动设备的多场景功耗切换需求，同时测试地址、控制与数据信号的协同稳定性（此类芯片含64根数据信号线，单端传输方式增加测试难度 LPDDR4/4X芯片测试座与治具结合LPDDR4/4X的细间距封装（探针间距低至0.35mm）与低功耗特性，谷易电子采用旋钮翻盖式测试座，通过旋转旋钮实现0.1mm级压力微调，单针压力控制在15-20g
92110编辑于 2026-01-21- 来自专栏OpenCV与AI深度学习
OpenCV4使用viz模块显示3D图像
视觉/图像重磅干货，第一时间送达 在OpenCV 3D视觉中如果需要显示三维数据或图像就需要用到viz模块，viz是OpenCV的3D显示模块，OpenCV官方release版本不包含此模块，需要我们自己
1.2K10编辑于 2024-01-17 - 来自专栏机器之心
在芯片上培养脑细胞，还能用来测试新药，LLNL实验室开发出3D「芯片大脑」
在一篇发表在 Lab on a Chip 期刊的论文中，LLNL 实验室研究人员表示，他们创建的 3D 微电极阵列（3DMEA）平台能够维持数十万人类神经元存活，并使它们在 3D gel 中连接和沟通。 LLNL 实验室致力于在芯片设备上复制人体系统，而该研究正是其系列工作的一小部分。其目标是随着相关技术的不断发展，研发的芯片设备更适用于人类，甚至取代动物测试。 Fischer 表示，这项 3D 芯片大脑研究的最终目的是：开发出一个提供人类相关数据的实验平台，通过简化、易复现、中肯的模型系统，更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称：「为了促进这种 3D 芯片大脑的发展，我们需要设计一种能够从三个维度实际监测神经元功能的芯片，但项目伊始，我们并不具备相应技术，所以必须从内部开发。 该团队正在寻求外部资金支持，以使用 3D 芯片大脑来筛选治疗方法，并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后，Fischer 表示：「这些项目将永远不会结束。
44910编辑于 2023-03-29 白光干涉仪在芯片晶圆沟槽的 3D 轮廓测量
摘要：本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用，分析其工作原理及适配沟槽结构的技术优势，通过实际案例验证其测量精度，为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词：白光干涉仪；芯片晶圆；沟槽；3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构，承担着信号传输、散热等重要功能，其 3D 轮廓参数（如深度、宽度、侧壁垂直度、底部平整度）直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力，成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势，其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性，为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑，助力提升集成电路的制造精度与性能稳定性 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。
21510编辑于 2025-10-18- 来自专栏我爱计算机视觉
开源 4D 生成框架 | 4DGen: 基于动态 3D 高斯的可控 4D 生成
/VITA-Group/4DGen 视频 研究背景 尽管3D和视频生成取得了飞速的发展，由于缺少高质量的4D数据集，4D生成始终面临着巨大的挑战。 4DGen提出了“Grounded 4D Generation“的形式，通过利用视频序列和可选的3D模型作为4D生成的控制信息，可以实现更为精准的4D内容生成。 用户可通过输入视频序列或3D模型来约束4D结果的运动和外观；当用户仅提供单张图片作为输入时，可借助预训练好的视频生成模型来得到视频序列；当用户未提供3D模型时，可通过单张图片重建3D模型来作为起始点。 4DGen通过对第一帧多视图进行三维重建，得到初始的静态3D Gaussians作为4D生成的起始点。 由于4D数据的匮乏，需要尽可能的从先验模型中蒸馏信息。 总结 4DGen定义了” Grounded 4D Generation“的任务形式，通过视频序列和可选3D模型的引入提升了4D生成的可控性。
1.2K10编辑于 2024-01-02 - 来自专栏SDNLAB
Innovium淡化芯片可编程性，强调PAM4
2017年3月，Innovium宣布了其以太网交换芯片系列 - Teralynx，从3.2Tb/s到12.8Tb/s，专为数据中心设计。 Teralynx芯片是可编程的。 4月，Innovium首席执行官Rajiv Khemani曾表示，“我们的芯片是可编程的。这意味着，在网络中，芯片能够支持新的协议或创新。 “但是，”他补充说，“很多大型数据中心公司正在将网络功能从服务器转移到网络接口卡（NIC），而不是将这些功能转移到可编程芯片上。”他表示，交换芯片的可编程性“更像是一种保险政策。 PAM4 虽然Innovium正在淡化可编程性，但它强调了PAM4（脉冲幅度调制），这是一种新的调制方案，可以更快地传输比特。 Sanyal表示，随着以太网交换机转向400GbE，数据中心将需要PAM4。 “为了匹配400GbE，你需要基于PAM4的信号和支持，”他说。
74930发布于 2018-10-24 - 来自专栏新智元
AI竟能生成芯片了！GPT-4仅用19轮对话造出130nm芯片，攻克芯片设计行业巨大挑战HDL
新智元报道 编辑：Aeneas 润 【新智元导读】GPT-4已经会自己设计芯片了！芯片设计行业的一个老大难问题HDL，已经被GPT-4顺利解决。并且，它设计的130nm芯片，已经成功流片。 GPT-4，已经可以帮人类造芯片了！ 只用简单的英语对话，纽约大学Tandon工程学院的研究人员就通过GPT-4造出了一个芯片。 具体来说，GPT-4通过来回对话，就生成了可行的Verilog。 HDL难题被GPT-4顺利解决 如上图所示，芯片设计和制造中非常重要的一部分代码——Verilog，就是研究人员通过提示词让GPT-4生成的。 通过这个「半自动化」流程，研究人员想对比一下4个大语言模型（GPT-4，ChatGPT，Bard，HuggingChat），执行芯片设计的能力。 GPT4辅助设计芯片在实际芯片设计流程中的探索 在完成了这个标准化的测试流程，筛选出了唯一合格的大模型GPT-4之后。
65920编辑于 2023-08-05
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号