- 综合排序
- 最热优先
- 最新优先
- 来自专栏硅光技术分享
3D 硅光芯片
加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下， ? （图片来自文献1） 右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。 更详细的芯片结构如下图所示， ? （图片来自文献1） 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示， ? （图片来自文献1） 期待整个3D LIDAR系统进一步的实验结果。 几点看法： 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。
2K30发布于 2020-08-13 3D芯片堆叠技术----越看压力越大
3D芯片堆叠是一种通过垂直堆叠多层芯片并将其互连，以克服传统2D集成电路的局限性。和最近华为提出的韬（τ）定律有几分相似的。都是通过多层堆叠，只不过一个是在封装阶段，一个是在晶圆前道阶段。 今天我们就聊聊封装阶段的芯片堆叠方案，为什么最近这个3D堆叠会受到重视。说实话，我也是最近碰到这个需求，需要把光芯片键合到一个coms芯片上，比如InP材料的芯片如何键合到硅基的芯片上。 基本的方案有wafer to wafer和die to wafer，但是如何让二者的芯片连通导电，就用到垂直互联技术。就进入了3D封装的工艺了。 传统3D封装可能会叠加更多的die进行堆叠。 3D封装里面有3个主要的工艺演变。 现状：对于传统的Microbump（间距20-40μm）和大多数逻辑芯片的3D堆叠，Underfill仍然是必不可少的，因为直接键合的良率和成本目前尚无法完全替代。
46110编辑于 2026-05-29- 来自专栏全栈程序员必看
Pygame学习笔记 6 —— 3D游戏
pygame是是上世纪的产品，虽然不适合最3D游戏，但我可以使用pygame来绘制简单的3D图形，就像在白纸上画立体图形一样。 主要内容： 视觉上的远近、3D空间、绘制一个空间图形 ---- 一、视觉上的远近 人的视觉总是遵循一个原则：近大远小。 return star.x > 0 stars = list(filter(on_screen, stars)) 我们不断生成长短不一运动的短线，看起来就像流星一样✨ ---- 二、3D 32) my_font = pygame.font.SysFont("arial", 23) ball = pygame.image.load("ball.png") # 3D 65)) pygame.display.update() if __name__ == "__main__": run() 下面就是我们最终的效果啦： ---- 第 6
1.5K10编辑于 2022-09-01 垂直堆叠3D芯片突破AI算力瓶颈
研究人员创造了一种新型的3D计算机芯片，该芯片将存储和计算元件垂直堆叠，极大地加快了芯片内部的数据移动速度。与传统平面设计不同，这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局，该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中，这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片，但该团队表示，这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法，即堆叠独立的芯片。这可能有所帮助，但层与层之间的连接通常比较粗糙、数量有限，并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造，他们认为这为本土硬件创新的新时期提供了一个蓝图，在这个新时期，最先进的芯片可以在美国本土设计和制造。
38810编辑于 2026-03-26- 来自专栏3D视觉从入门到精通
3D视觉技术的6个问答
前言 自从加入学习圈「3D视觉技术」以来，与小伙伴们一起讨论交流了近200多个学术问题，每每遇到一些令我难以回答的问题，我都会为自己学识有限而深感焦虑。 今从中挑选六个3D视觉技术的问答，但愿也能让更多小伙伴受益，一起学习，多多交流，更进一步～ 六个问答 问答1： 我们一般用的镜头是定焦镜头，那么我们在镜头上调焦，让模糊的的图像变清晰，这是什么过程？ （6-Dof pose estimation）有哪些主流方法？ “BOP: Benchmark for 6D Object Pose Estimation”中：对各种方法进行了估计还有测试。 用多张不同角度2D图像的表面特征，直接处理相应的2D图片信息从而进行3D物体识别和探测，这样就可以直接利用二维图像上成熟的CNN技术。
77910发布于 2020-12-11 - 来自专栏机器之心
6小时完成芯片布局，谷歌用强化学习助力芯片设计
芯片设计周期的缩短有助于硬件设备适应机器学习领域的快速发展，那么，机器学习能否助力芯片设计呢？最近，谷歌提出了一种基于强化学习的芯片布局方法。 研究者将芯片布局看作一个强化学习问题，然后训练智能体将芯片网表（netlist）的节点放置在芯片画布（canvas）上。 该研究旨在最小化芯片设计的 PPA（功耗、性能和面积）。研究者称，该方法能够在 6 小时内完成芯片布局设计，布局质量超过或匹配人类设计，而现有的基线方法需要人类专家参与，且往往需要数周时间才能完成。 与 SA 方法相比，谷歌的方法不超过 6 小时即完成了收敛，而 SA 方法需要 18 个小时。并且，SA 方法生成高质量布局时需要的导线长度更大，布线拥塞也更高。 ? 而新方法已经证明了优于 SOTA 标准，同时此方法是端到端的，并且可以在 6 个小时内生成布局位置。
1K20发布于 2020-04-24 无硅衬底的高楼式3D芯片堆叠技术
研究人员现在可以制造出一种3D芯片，其中交替的半导体材料层直接生长在彼此之上。该方法去除了各层之间的厚硅衬底，从而实现更好、更快的计算，适用于构建更高效的人工智能硬件。 电子行业正在逼近将晶体管封装到计算机芯片表面的数量极限。因此，芯片制造商正寻求“向上”而非“向外”构建。 这种多层芯片能够处理的数据量呈指数级增长，并执行比当今电子产品复杂得多的功能。然而，一个重大障碍是芯片构建的平台。目前，笨重的硅晶圆是生长高质量单晶半导体元件的主要支架。 “我们的技术实现的产品不仅是3D逻辑芯片，还有3D存储芯片以及它们的组合，”Kim说，“通过我们基于生长的单片3D方法，你可以直接在彼此之上生长数十到数百个逻辑和存储层，它们将能够很好地通信。” “传统的3D芯片是通过在硅晶圆之间钻孔的方式制造的，这一过程限制了堆叠层数、垂直对准分辨率和良率，”第一作者Kiseok Kim补充道，“我们基于生长的方法一次性解决了所有这些问题。”
24310编辑于 2026-04-07- 来自专栏点云PCL
3D Object Recognition and 6DOF Pose Estimation
Hypothesis Verification 1, given a set of object hypotheses with a 6DoF pose. 2. From 3D models to 2.5D data Simulate input from depth/3D sensors. ? s_keypoints); gc_clusterer.setModelSceneCorrespondences (m_s_corrs); gc_clusterer.cluster (clusters); 2.Hough 3D voting 1.Correspondence votes are accumulated in a 3D Hough space. Each point associated with a repeatable RF, RFs used to: 1. reduce voting space from 6 to 3D...
1.4K40发布于 2019-07-30 - 来自专栏杂谈
3D个人简历网站 6.弹出框
https://www.bilibili.com/video/BV1JEjnzUEBw?spm_id_from=333.788.videopod.sections&vd_source=25b783f5f945c4507229e9dec657b5bb
24410编辑于 2025-12-31 - 来自专栏新智元
华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁
然而，是否存在代工公司，使用华为的专利技术，为其生产3D芯片封装，目前并不清楚。 但至少华为拥有一种独特的廉价3D堆叠技术，可以帮助它在不使用最新节点的情况下保持竞争力。 2.5D和3D混合堆叠 未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。 这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。 可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。
2.3K30编辑于 2022-05-05 2026年，3D新架构将让国产AI芯片“弯道超车”
随着芯片产业走向“后摩尔定律”时代，3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上，清微智能联合创始人兼首席技术官欧阳鹏表示，国产高端AI芯片有望在2026年通过3D可重构架构技术，实现对国际主流高端AI芯片的超越 国产AI芯片“弯道超车”主战场：3D可重构架构技术 不仅是学术层面，如今，3D可重构架构技术已经商业落地，并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面，国产AI芯片有望在2026年采用3D可重构新架构。 早在2019年，清微智能和清华大学团队就开展了3D可重构AI架构相关研究，自2023年1月开始，清微智能在中美进行3D芯片相关的大量专利布局。
98310编辑于 2026-03-20- 来自专栏机器之心
在芯片上培养脑细胞，还能用来测试新药，LLNL实验室开发出3D「芯片大脑」
在一篇发表在 Lab on a Chip 期刊的论文中，LLNL 实验室研究人员表示，他们创建的 3D 微电极阵列（3DMEA）平台能够维持数十万人类神经元存活，并使它们在 3D gel 中连接和沟通。 LLNL 实验室致力于在芯片设备上复制人体系统，而该研究正是其系列工作的一小部分。其目标是随着相关技术的不断发展，研发的芯片设备更适用于人类，甚至取代动物测试。 Fischer 表示，这项 3D 芯片大脑研究的最终目的是：开发出一个提供人类相关数据的实验平台，通过简化、易复现、中肯的模型系统，更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称：「为了促进这种 3D 芯片大脑的发展，我们需要设计一种能够从三个维度实际监测神经元功能的芯片，但项目伊始，我们并不具备相应技术，所以必须从内部开发。 该团队正在寻求外部资金支持，以使用 3D 芯片大脑来筛选治疗方法，并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后，Fischer 表示：「这些项目将永远不会结束。
50310编辑于 2023-03-29 轻触按键开关IC 双通道开关芯片 国产开关电源芯片 sot23-6短按开
FH155C6是一款低功耗的双路电子开关芯片，采用CMOS 制造工艺，低工耗。驱动能力大，适用于各种电子开关。一路按键输入控制，2路输出。上 电不工作，OUTH输出低电平，OUTL输出高电平。 此外，FH155C6芯片还具备自动断电保护功能，当检测到电路中出现异常电流或电压波动时，能迅速切断输出，有效防止设备损坏，提高了系统的整体稳定性和安全性。 本文将围绕“轻触按键开关IC、双通道开关芯片以及国产开关电源芯片（以sot23-6封装为例）”展开深入探讨，重点介绍其工作原理、应用优势、选型指南以及在实际项目中的短按开功能实现，旨在为电子工程师及爱好者提供一份详尽的参考指南 国产开关电源芯片不仅满足了国内市场的需求，还出口至海外市场，赢得了广泛认可。以sot23-6封装的国产开关电源芯片为例，该封装尺寸小巧，非常适合于空间有限的电子产品设计。 总之，轻触按键开关IC、双通道开关芯片及国产开关电源芯片（特别是sot23-6封装）在电子产品设计中发挥着不可替代的作用。
70410编辑于 2024-11-25白光干涉仪在芯片晶圆沟槽的 3D 轮廓测量
摘要：本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用，分析其工作原理及适配沟槽结构的技术优势，通过实际案例验证其测量精度，为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词：白光干涉仪；芯片晶圆；沟槽；3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构，承担着信号传输、散热等重要功能，其 3D 轮廓参数（如深度、宽度、侧壁垂直度、底部平整度）直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力，成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势，其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性，为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑，助力提升集成电路的制造精度与性能稳定性 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。
31710编辑于 2025-10-18- 来自专栏摸鱼范式
谷歌6小时光速设计芯片？别被标题党骗了
芯片设计流程 了解谷歌的工作我们首先要知道芯片的设计过程 首先要确定项目需求，这个阶段主要工作室规划芯片的功能以及各项指标，接着进行系统级别的设计，对芯片的各个子模块进行建模，然后进入具体的设计流程，分为前端和后端 谷歌工作介绍 标题 Superhuman floorplans for microchips/在芯片布局任务中超越人类 标题部分其实谷歌就已经告诉大家了，我们的研究集中在芯片布局这个任务 摘要 ❝❝ A 系统在这项任务中击败了人类专家，未来能够实现更快更好的芯片设计 ❞ ❞ 芯片的布局任务究竟在做什么？ 经过前端的RTL设计，再使用综合工具，将RTL代码转换为门级网表。 论文将布局规划问题总结为 ❝❝ 芯片布局规划涉及将网表放置在芯片画布（二维网格）上，以便优化性能指标（例如，功耗、时序、面积和线长），同时遵守对密度的严格限制和路由拥塞。 ❞ ❞ 这个问题的实现，完全不涉及芯片本身的功能设计，更加不涉及芯片的架构设计，是一个单纯的算法问题，抽象起来就是给很多方块，摆放在指定区域内，对他们的密度、走线、时序具有要求，这是一个搜索空间很大的图论问题
67050发布于 2021-07-16 - 来自专栏人人都是极客
如何看待 OPPO 发布的首款 6nm NPU芯片
DSA 我们知道，传统的芯片设计和使用遵循着一种自上而下的模式，这有点类似于软件开发里的瀑布模型，也就是芯片公司提供现成的芯片，然后芯片的使用者再开发各种软件去做适配。 芯片的设计者不知道使用者具体要用在什么地方，也不知道使用者的具体需求，只能尽量设计通用性强的结构，而这样势必会牺牲芯片在具体应用场景里的性能、功耗和面积。 另一方面，芯片的使用者也不知道芯片具体的设计细节，也只能根据有限的文档资料去使用芯片，这样也势必很难充分发挥芯片的最大能力，使用体验非常糟糕。 所以现在的芯片设计就开始慢慢流行起 DSA。 在芯片的迭代过程中，使用领域专用架构的芯片可以让硬件架构和软件算法同步更新，这就从根本上解决了前面说的瀑布模型里设计和使用脱节的问题。 这种DSA架构设计是现代芯片设计的一个非常主流的趋势。 感兴趣的朋友可以参阅我19年写的文章《解密AI芯片的加速原理》。 4K hdr AI智慧夜景视频 MariSilicon X采用了台积电6纳米工艺进行制造，int8峰值算力达到每秒18万亿次。
59830编辑于 2021-12-15 - 来自专栏ATYUN订阅号
英特尔公布了全新3D堆叠技术，10纳米芯片即将推出
英特尔公开了新的3D封装技术Foveros，可以让芯片制造商捆绑各种垂直芯片组件，从而提高设备的速度，而无需等待新的芯片制造工艺成熟。 换句话说，通过Foveros，英特尔将能够将各种芯片叠加在一起，包括CPU，内存和其他芯片，而无需担心各自的底层制造技术。 3D堆叠 堆叠的重要性不仅仅是节省空间，尽管这肯定是它的重要组成部分。 业界其他公司已经开始研究混合和匹配晶体管的好处，投资“小芯片”，它们几乎可以像微观互锁拼图一样使用。但这一切仍然是发生在同一平面上，而英特尔的3D堆叠技术像是乐高积木一样的解决方案，提供了更多选择。 几十年来，一种成功的3D封装技术一直受到追捧，但却被电力，热量和价格所限制。 而且因为我们在这些芯片之间具有非常高的带宽，所以它们的功能就像它们是单个芯片一样。” 从长远来看，这种可定制性也应该有助于英特尔的发展。
65840发布于 2018-12-27 美国首颗单片式3D芯片问世：能效有望提升1000倍
芯片，可能为未来设备带来高达1,000 倍能效提升。 该团队在12月6日至10日举行的IEEE国际电子器件会议（IEDM 2025）上展示了他们的研究。 报道称，该3D芯片通过将DRAM内存和逻辑单元直接叠加在一个连续的制造过程中，完全区别于传统的2D芯片布局。 原型3D芯片在SkyWater 的200毫米晶圆生产线上采用成熟的90nm至130nm工艺制造。 虽然学术实验室之前已经展示了实验性的3D芯片，但该团队强调，这项工作的不同之处在于它是在商业铸造环境中建造的，而不是在定制的研究生产线中建造的。
23010编辑于 2026-03-20- 来自专栏新智元
权威报告：2021年芯片只能向3D转型
报告认为，届时半导体厂商将面积缩小、放下更多晶体管的做法已经在经济上不划算，此后，半导体厂商将关注3D芯片等其他新的技术增强计算力。 不过，该报告发布并非意味着“摩尔定律”将在5年内死亡——通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 不再自己制造尖端芯片的半导体公司，靠的是工厂为其芯片提供先进技术。Gargini还说，芯片购买方和设计方，如苹果、谷歌和高通，越来越能决定未来芯片的要求。 如果有哪一家公司愿意，它在2020年后也可以继续缩小晶体管的尺寸，只不过使用三维芯片要更划算——这就是报告想传达的信息。 换句话说，通过使用3D堆叠等新的技术，短期内芯片的晶体管密度将继续提高。 在FinFET的架构中，栅门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。
1.6K60发布于 2018-03-23 白光干涉仪在芯片刻蚀工艺后的 3D 轮廓测量
引言芯片刻蚀工艺通过干法或湿法腐蚀将光刻图形转移至晶圆表层材料（如硅、氧化物、金属等），形成沟槽、通孔、鳍片等三维结构，其深度、线宽、侧壁倾角等参数直接决定器件的电学性能与可靠性。 芯片刻蚀后测量的核心需求芯片刻蚀后测量需满足三项关键指标：一是多维度参数同步表征，需同时获取刻蚀深度（误差 <±1nm）、线宽（偏差 <±0.5nm）、侧壁倾角（精度 <±0.1°）、底部粗糙度（Ra< 典型应用案例在 5nm 逻辑芯片的 FinFET 刻蚀测量中，白光干涉仪检测出边缘区域鳍片高度比中心低 8nm（设计高度 120nm），侧壁倾角偏差 1.2°，追溯为刻蚀气体边缘流量不足，调整喷淋头分布后高度均匀性提升至 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。 分层膜厚无损检测：采用非接触、非破坏测量方式，对多层薄膜进行 3D 形貌重构，精准分析各层膜厚分布，为薄膜材料研究提供无损检测新方案。新启航半导体，专业提供综合光学3D测量解决方案！
37710编辑于 2025-09-26
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号