回答情况：
提问时间：
问题标签：
我如何为虚拟硅(VST)标准细胞库UMCL18G212T3或UMC L180 0.18m使用Yosys？Yosys是否支持vhdl代码，还是需要用verilog编写？
浏览 1提问于2019-05-29得票数 0
1回答
我正在使用YOSYS将Verilog转换为BLIF。输入是一个电路(L__0)，它只包含not、and、or原语和一些行为锁存代码。# Generated by Yosys 0.7 (git sha1 61f6811, i686-w64-mingw32.static-gcc 4.9.3 -Os)
.inputs
浏览 24修改于2017-06-22得票数 1
回答已采纳
我正在尝试将Yosys用于我的一个项目，但我对FSM检测感到困惑。我的问题是关于Yosys从Verilog文件中检测到的状态转换。
浏览 22修改于2017-05-23得票数 0
回答已采纳
目前，我正在通过使用Yosys将代码合成到iCE40开发板来学习Verilog。我被困在使用参数在verilog。; end
当我用以下方法编译代码时：
yosys -p 'synth_ice40 -top
浏览 15提问于2017-01-03得票数 4
回答已采纳
我想使用yosys.h中的某些数据结构和函数来构建一个设计模块(然后用verilog编写到文件)，该模块基于我的llvm生成的数据。问题:我想要使用函数，来自yosys.h的数据，在llvm的通行证中。如何编译(编辑:也可以在llvm或yosys或单独的二进制可执行文件上执行)这样的代码？编译YOSYS然后用/llvmp
浏览 0修改于2015-08-04得票数 2
回答已采纳
我是Yosys和综合的新手，但我想要实现的是在设计单元经过综合后获得栅极和晶体管的数量。我该如何做到这一点？
浏览 51提问于2019-06-11得票数 0
我有几个verilog文件，我想用Yosys转换成aiger格式，我在yosys中使用了以下逗号：
read_verilog gclk_reg.v nld_and.v my_ff_W_8_.v gated_netlist.v
浏览 5修改于2021-07-04得票数 1
我想知道如何在使用YOSYS时导入sv包。top.sv中，我有以下内容 import my_pkg::*; input logic i_clk,);
endmodule Yosys给出以下错误： top.sv:1: ERROR: syntax error, unexpected TOK_ID 我希望YOSYS接受语法，因为我只是将包导入到顶级文件中。在Yosys中有没有办法做到这一点？
浏览 15提问于2020-07-28得票数 1
回答已采纳
我想写verilog，可以使用yosys (首选)或使用Synplify的Lattice Radiant工具链(例如，从Lattice加密IP所需)来合成。
浏览 6修改于2019-10-25得票数 0
我一直在测试一些用例的yosys。版本: Yosys 0.7+200 (git sha1 155a80d，gcc-6.3 6.3.0 -fPIC -Os)module gray2bin但是，当我在yosys中运行下面的命令时：sccFound an SCC: $xor$gray2bin.v:11$1
Found
浏览 16提问于2017-06-29得票数 0
回答已采纳
我用yosys合成了简单的电路，并展示了结果如何随单元库的变化而变化。然而，看起来结果并没有得到很好的优化。我正在使用从：下载的库vsclib013.lib
我合成了一个由四个加法器组成的加法器。
浏览 16修改于2021-04-13得票数 0
] = 1; end
data <= mem[addr];
Yosys给出了这个警告信息：Warning: Blocking assignment to memory in在yosys github回购中对问题50的讨论提供了一个示例模块mem2reg_with_two_alwa
浏览 1提问于2017-06-14得票数 2
回答已采纳
1回答
我尝试使用yosys命令read_verilog s27.v来实现这一点。我能够调试代码，但我无法获得单元格库或任何东西，这将使我的大门排序。
浏览 12修改于2015-11-17得票数 2
回答已采纳
我在以下位置下载了演示：12.Running ABC command: <yosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1我查看了上面错误声明中提到的文件位置，其中没有output.blif：
[boris@E7440 yosys</
浏览 3修改于2016-07-05得票数 0
回答已采纳
然而，在我与Yosys合成它之后，我得到了如下结果：我不明白为什么Yosys将上述Verilog语句转换为常数1。
请指教，谢谢！
浏览 4修改于2021-07-28得票数 2
回答已采纳
我使用以下Yosys TCL脚本：set name digitalread_liberty -lib $libfile1.使用从yosys命令help $dlatch+获得的模板，并查看了中的一些示例，创建了我认为是映射文件的不幸的是，没有成功:在Yosys输出netlist中仍然有一个\$_DLATC
浏览 5修改于2020-02-10得票数 1
我用yosys得到了一个Can't open include file错误。是否有命令行参数来定义包含目录和/或它正在寻找包含文件的默认目录？
浏览 0修改于2015-10-28得票数 2
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号