文章/答案/技术大牛

发布

社区首页 >问答首页 >使用YOSYS进行表征

问使用YOSYS进行表征
EN

Stack Overflow用户

提问于 2019-08-01 00:09:06

回答 1查看 151关注 0票数 0

有没有办法使用YOSYS获得映射电路的面积、能耗或时间延迟？

这是我的合成脚本：

read_verilog UBBKA_15_0_15_0.v
hierarchy -top UBBKA_15_0_15_0
prep; flatten; synth
clean -purge

dfflibmap -liberty NanGate15nm.lib
abc -liberty NanGate15nm.lib
clean -purge

write_verilog -noattr -noexpr netlits.v

delay

area

energy

yosys

回答 1

Stack Overflow用户

回答已采纳

发布于 2019-08-02 02:58:05

您可以使用stat或stat -lib (带有一个自由文件)获取区域/门的使用信息。

当使用-D给出一个延迟目标时，abc将打印一些关于映射的延迟信息(至少，它是否能够满足该目标)。

目前我还不知道用Yosys做功率分析的方法。

票数 1

页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持

原文链接：

https://stackoverflow.com/questions/57294991

复制

相似问题

问使用YOSYS进行表征
EN

回答 1

Stack Overflow用户

社区

活动

圈层

关于

腾讯云开发者

热门产品

热门推荐

更多推荐

问使用YOSYS进行表征EN

回答 1

Stack Overflow用户

社区

活动

圈层

关于

腾讯云开发者

热门产品

热门推荐

更多推荐

问使用YOSYS进行表征
EN