Yosys FSM检测状态分配？

Question

我正在尝试将Yosys用于我的一个项目，但我对FSM检测感到困惑。

我读了这篇文章：FSM export using Yosys

我的问题是关于Yosys从Verilog文件中检测到的状态转换。在上面链接指向的帖子上，我看不到任何从状态1转换到状态3的方法；但是，在生成的图形中有。这怎么回事？提前谢谢。

Answer 1

状态名称是任意指定的。它们不对对应于该状态的状态寄存器的数值进行编码。查看图表和原始Verilog代码，我认为该示例的映射如下所示：

s0: state == 0
s1: state == 2
s2: state == 1
s3: state == 3