用Yosys将verilog转换为aiger

Question

我有几个verilog文件，我想用Yosys转换成aiger格式，我在yosys中使用了以下逗号：

read_verilog gclk_reg.v nld_and.v my_ff_W_8_.v gated_netlist.v

synth_xilinx -flatten -top gclk_reg

aigmap

write_aiger -ascii my.aag

当我使用aigmap命令时，它显示的单元格如下：

VCC LUT2 GND LDCE

无法取代。

不足为奇的是，write_aiger命令失败，显示：

"ERROR:不支持的单元格类型: VCC (VCC)“。

那么，如何将这些单元格映射到允许的write_aiger单元？(我也使用了abc -g和命令，但它仍然失败)

非常感谢！！

Answer 1

使用synth而不是synth_xilinx。这将映射到一组Yosys内部门，这是aigmap所理解的，而不是一组Xilinx原语。