回答情况：
提问时间：
问题标签：
声明可以为此使用具有以下上下文的配置文件lint_off -file "dont_lint_me.v"
verilog mode switch是什么意思？现在我正在用verilator --lint-only linechecker.v调用verilator
浏览 1提问于2014-05-06得票数 0
回答已采纳
我正在阅读一个出色的Verilator ，在这些 (第25页)中，作者使用了一个库调用：我知道tfp是指向Verilator库对象VerilatedVcdC头文件/usr/share/verilator/include/verilated_vcd_c.h中的描述有点短。我想，从现在起，Verilator作者意味着CPU周期，因为gtkwave最终将显示纳米秒的单位(继续阅读)！
浏览 15提问于2021-05-05得票数 1
回答已采纳
-MMD -I/usr/local/share/verilator/include -I/usr/local/share/verilator/include/vltstd -DVL_PRINTF=printf-MMD -I/usr/local/share/verilator/include -I/usr/local/share/veri
浏览 34修改于2019-09-28得票数 2
我有一个系统，我想用Verilator来跟踪，但是使用VCD跟踪文件需要很高的资源(几百千兆字节)和时间。我将跟踪文件类型更改为FST，文件大小是合理的，但仍然很费时。如何使用Verilator跟踪特定信号？
任何帮助或暗示都将不胜感激。
浏览 21修改于2022-02-11得票数 1
回答已采纳
我已经用chisel编写了一个简单的PeekPokeTester测试平台，它可以使用verilator后端成功编译和运行。
但是现在我想把一些标志传递给verilator后端。在驱动选项中有一个“--more-vcs-flag”选项，但是verilator没有类似的选项。有什么方法可以改变verilator标志或CFLAGS吗？更具体地说，我希望将xilinx原语模拟为chisel中的黑盒，并且我必须向verilator编译命令添加类似于"-y $VIVADO_INSTALL_DIR/
浏览 0提问于2018-08-20得票数 3
一般Verilator问题：
当我指定一个包含多个模块的分层Verilog设计时，该设计是否总是平坦到一个single c++类，还是Verilator通过为每个单独模块创建一个类来保留该层次结构？
浏览 0修改于2019-01-06得票数 1
top.a2 default liblist rtlLib;endconfig
Verilator
浏览 2修改于2022-01-20得票数 -1
因此，我正在寻找一些方法来使用Xilinx或verilator中的原语，或者在verilator中无法使用它们。我试过搜索互联网和验证器文档，但没有帮助。
浏览 1提问于2022-03-27得票数 -1
我使用verilator将我的设计与以下命令结合起来：但是有些子模块是不可用的(主要是因为它是来自FPGA构造函数的模板有没有办法让verilator不关心这些模块？
浏览 0提问于2018-11-21得票数 0
回答已采纳
output wire o_led; assign o_led = i_sw; printf("led = %2d, ", tb->o_led);} 我返回了一个目录，编译了所有内容，如下所示： cd ..
g++ -I /usr/share/verilator/include -I obj_dir /usr&
浏览 65修改于2021-11-04得票数 0
回答已采纳
我在安装过程的最后，试图通过"make test“确认有效性，它返回以下错误： [user@localhost verilator-4.018]$ make test...[Makefile:228: smoke-test] Error 10 我首先检查是否有verilator-4.018/bin/verilator</e
浏览 48修改于2019-10-06得票数 1
回答已采纳
我使用以下逻辑在Verilog中的双峰预测器中实现了2位饱和计数器，并且我还使用了以下verilator：%Warning-UNSIGNED: Use "/* verilator%Error: Exiting due to 1 warning(s)
%Error: Command Fa
浏览 9提问于2017-03-17得票数 1
回答已采纳
在Chisel的iotester中打印似乎输出了寄存器值的更新版本，这使得相同的Chisel打印代码在Chisel后端和verilator后端的行为不同。
浏览 2提问于2019-09-09得票数 2
回答已采纳
prng = lastRng;end
lastRng <= prng;现在，在使用Verilator
浏览 9提问于2020-01-21得票数 0
回答已采纳
object HelloWorld extends App {}
我使用chisel3构建它，然后使用verilator
浏览 34提问于2020-02-13得票数 3
为此，步骤是: 1)运行Chisel，生成Verilog 2)通过Verilator运行verilog，生成C++ 3)编译生成的C++ 4)运行测试
第三步的时间是第二阶段的10倍，大约需要10分钟，
浏览 1提问于2018-04-28得票数 2
回答已采纳
freechips.rocketchip.system.DefaultConfig.behav_srams.vMakefrag-verilator
浏览 12提问于2019-11-07得票数 0
HINTS $ENV{VERILATOR_ROOT} ${VERILATOR_ROOT}) message(FATAL_ERROR "VerilatorEither install it, or set the VERILATOR_ROOT environment variable") VERILATOR_ARGS
浏览 9修改于2020-08-27得票数 0
回答已采纳
1回答
jar -Dsbt.sourcemode=true -Dsbt.sourcemode=true“；项目实用程序；/home/cuiyujie/workspace/Boom/chipyard/sims/verilatorhome/cuiyujie/workspace/Boom/chipyard/common.mk:86:配方：* /home/cuiyujie/workspace/Boom/chipyard&#x
浏览 0修改于2021-03-19得票数 3
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号