Xilinx (或原语)在verilator仿真中的应用

Question

我正在设计一个使用Xilinx的cpu内核。为了加快仿真速度，我想将仿真环境移植到验证器中。然而，当我编译axi_ram_sim_netlist.v文件时，事情出了问题。错误输出显示，Cannot find file containing module: 'RAMB36E1'和RAMB36E1在vivado中似乎是原始的。因此，我正在寻找一些方法来使用Xilinx或verilator中的原语，或者在verilator中无法使用它们。

任何帮助都将不胜感激。

我试过搜索互联网和验证器文档，但没有帮助。

Answer 1

您应该检查这个文件夹并包含RAMB36E1.v。/tools/Xilinx/Vivado/2021.2/data/verilog/src/xeclib/的确切位置可能因您的操作系统而异，这是Ubuntu的默认位置。

但是，Verilator可能无法识别原始RTL文件的某些语法。这是人们想要用不支持的模拟器模拟Xilinx的另一个部分，需要征服，而我目前还没有解决方案。