如何告诉verilator linter不验证子模块？

Question

我使用verilator将我的设计与以下命令结合起来：

verilator -lint-only -Wall top_design.v

但是有些子模块是不可用的(主要是因为它是来自FPGA构造函数的模板)。然后我就会犯这样的错误：

%Error: efb.v:39: Cannot find file containing module: VHI
%Error: efb.v:41: Cannot find file containing module: BB
%Error: efb.v:43: Cannot find file containing module: BB
%Error: efb.v:45: Cannot find file containing module: VLO
%Error: efb.v:97: Cannot find file containing module: EFB
%Error: submod.v:163: Cannot find file containing module: OSCH

这些错误消息中提到的所有子模块都是格型machxo3的模板。

有没有办法让verilator不关心这些模块？

Answer 1

根据官方的审查员论坛，唯一的方法是使空模块。