Verilator，运行模拟器给出:无效参数

Question

我正在学习this教程。在第24页，我没有得到教程中提到的Makefile。当我运行./thruwire时，它会显示：bash: ./thruwire: Invalid argument。

这是我的thruwire.v：

module thruwire(i_sw, o_led);
    input   wire    i_sw;
    output  wire    o_led;
    
    assign o_led = i_sw;
endmodule

在生成这个verilog文件之后，我运行以下命令来创建obj_dir目录：

verilator -Wall -cc thruwire.v
cd obj_dir
make -f Vthruwire.mk

然后，我在我的主目录(obj_dir上面的那个)中创建了一个文件thruwire.cpp，如下所示：

#include <stdio.h>
#include <stdlib.h>
#include "Vthruwire.h"
#include "verilated.h"

int main(int argc, char **argv)
{
    Verilated::commandArgs(argc, argv);
    
    Vthruwire *tb = new Vthruwire;
    
    for(int k = 0; k < 20; k++)
    {
        tb->i_sw = k&1;
        
        tb->eval();
        
        printf("k = %2d, ", k);
        printf("i_sw = %2d, ", tb->i_sw);
        printf("led = %2d, ", tb->o_led);
    }
}

我返回了一个目录，编译了所有内容，如下所示：

cd ..
g++ -I /usr/share/verilator/include -I obj_dir /usr/share/verilator/include/verilated.cpp thruwire.cpp obj_dir/Vthruwire__ALL.a -o thruwire

到目前为止，我已经完成了教程中所说的一切，直到幻灯片24。但是，在我的项目目录中没有Makefile，根据本教程应该是这样的。当我运行./thruwire时，我得到了这个错误。

我对这一切都是新手，请帮帮我。我是不是遗漏了什么？

我尝试使用--exe标志，因为the documentation说将为我生成一个模拟可执行文件。但它在运行时给出了相同的错误。我试着自己指定参数，并从main函数中删除所有参数，但它总是给我这个错误。

我在一个虚拟的盒子图像中运行模拟。我最近使用this缩小了.vdi指南。我不知道这和这事有没有关系。

Answer 1

我的工具箱坏了。正常工作的工具箱不会像注释中讨论的那样给出这些错误(不幸的是，用户删除了它们)。我想尝试自己构建整个工具套件不是一个好主意，除非你真的知道你在做什么。我发现了一个cad suite，它可以很容易地使用，没有问题。它有所有需要的预编译和工作的工具。