腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
搜索
关闭
文章
问答
(43)
视频
开发者手册
清单
用户
专栏
沙龙
全部问答
原创问答
Stack Exchange问答
更多筛选
回答情况:
全部
有回答
回答已采纳
提问时间:
不限
一周内
一月内
三月内
一年内
问题标签:
未找到与 相关的标签
筛选
重置
1
回答
AXI4
延迟事务
我目前有一个集成在VHDL中的自定义IP,它有一个
AXI4
从输入和一个
AXI4
主输出,目前这些信号直接绑定在一起。
浏览 4
修改于2017-07-07
得票数 2
回答已采纳
1
回答
AXI4
4-流模块
我正在实现
AXI4
4流模块。该模块使用三个数字信号处理模块(DSP49E1,UG479 - Xilinx).为了使模块以150 MHz的频率运行,所设计的是一条流水线,通过每个数字信号处理器。
浏览 0
修改于2016-07-26
得票数 5
1
回答
HLS:如何分离
AXI4
信号
我正在尝试编写一个模块,它使用
AXI4
流协议与前面的模块和下一个模块进行通信。因此,我的问题是:如何制作一个模块,为我们正在使用的
AXI4
协议版本提供正确的6个独立信号?
浏览 10
提问于2021-10-22
得票数 0
回答已采纳
1
回答
AXI4
如何支持PCIE生产者/消费者订购模型?
PCIE使用生产者/消费者订购模型,而
AXI4
使用不同的订购模型。
AXI4
4的读写通道是独立的。例如,像这样的系统, CPU <-> PCIE控制器<-> PCIE AXI桥<->
AXI4
与DEC和DDR从站(DEC模块连接到
AXI4
从数据port0和APB寄存器端口,DDR存储模块连接到
AXI4
那么,当PCIE和
AXI4
连接在一起时,我们如何解决这个订购问题呢?在PCIE端还是AXI互连端解决这个订购问题更好?
浏览 7
提问于2020-06-16
得票数 0
1
回答
MicroBlaze
AXI4
异常
摘自MicroBlaze产品指南: - An error response
浏览 9
提问于2017-08-02
得票数 1
回答已采纳
1
回答
用凿子开发通用
AXI4
外围设备
我想用Chisel开发一个通用的
AXI4
外围设备。我能用火箭芯片的AMBA库吗?我只能在下面的链接中找到关于这个主题的文件; 然而,本文档中的示例被设计用于火箭芯片.我想开发一个独立的
AXI4
外围设备。
浏览 8
修改于2022-02-10
得票数 2
回答已采纳
1
回答
基于FPGA的
AXI4
吞吐量
我正在研制7系列FPGA,并计划使用MIG存储器控制器与DDR3接口,以及存储器控制器与FPGA内其他模块之间的
AXI4
接口。如果我在某个X时钟和64位数据上运行它,我将获得什么样的吞吐量效率。
浏览 4
提问于2015-09-23
得票数 1
回答已采纳
3
回答
如何从
AXI4
总线读取大量数据?
我在一个合子板上建了东西,所以用Zynq设备。我很确定我需要使用AXI总线来完成这个任务,但是我无法找到解决这个问题的最佳方法。我是否: 谢谢!
浏览 8
提问于2016-04-16
得票数 0
1
回答
AXI4
(Lite)窄突发与非对齐突发澄清/兼容性
我目前正在编写一个
AXI4
母版,它应该也支持
AXI4
Lite (AXI4L)。我的
AXI4
主机正在接收来自16位接口的数据.这是在XilinxSpartan6FPGA上,我计划使用EDK
AXI4
互连IP,它的最小WDATA宽度为32位。现在,如果这只是针对
AXI4
,我可能不会那么关心这个用例,因为
AXI4
外围设备需要使用WSTRB信号。
浏览 2
提问于2015-05-21
得票数 1
回答已采纳
1
回答
将JPEG图像发送到
AXI4
流中并将其读回?
我已经使用HLS编写了图像处理块,并创建了输入和输出均为宽度为8的
AXI4
流的IP。 如何在PC上读取JPEG图像并将其作为
AXI4
流发送到此IP块,然后将其输出回PC屏幕上?
浏览 5
修改于2017-11-11
得票数 1
1
回答
围绕Verilog核心构建
AXI4
4流(VHDL)。无法解析警告
我正在尝试用名为chacha的加密核构建
AXI4
4流IP块。我的
AXI4
4流包装器是用VHDL语言编写的,chacha核心在Verilog中。 编辑它,包括我想要的IP。
浏览 1
修改于2018-11-15
得票数 0
1
回答
在一个小终端系统中字节如何映射到
AXI4
总线
如果运行在小型endian处理器上的程序将值0 0xaabbccdd写入地址0,并且处理器使用32位宽的
AXI4
总线,那么WDATA 0 0xaa或0 0xdd的位是31-24吗?
浏览 7
修改于2018-08-14
得票数 4
1
回答
Xilinx,Zynq,
AXI4
互连。配置寄存器片和数据fifo选项的性能含义是什么?
考虑PL (FPGA)侧的
AXI4
互连。当我双击查看可用选项时,从接口中有一个选项卡。包含以下选项。启用寄存器片的目的是什么?外部是指L2缓存吗?汽车是什么意思?
浏览 5
提问于2018-12-26
得票数 3
回答已采纳
1
回答
是否有适用于FPGA的独立于供应商的
AXI4
(精简版)构建器
我想知道是否有人知道一个好的独立于供应商的
AXI4
(精简版/流)互连构造器,比如Qsys或IP配置器。 我更喜欢构建一个尽可能独立于供应商的FPGA系统平台。
浏览 1
提问于2015-04-07
得票数 1
1
回答
AXI4
4-关于事务、数据传输、突发和搏动的解释
对于上述概念之间的关系,我并不感到困惑。节拍到底是什么?它包含地址和数据吗?
浏览 8
修改于2017-09-25
得票数 0
1
回答
同一时钟中的
AXI4
AxVALID为高电平
我一直在寻找有关ARVALID和AWVALID在同一时钟内均为高电平且包含相同地址的情况的一些文档。应该先处理写操作,还是应该先处理读操作?任何帮助都是非常感谢的。
浏览 5
修改于2017-07-20
得票数 0
回答已采纳
1
回答
AXI4
流接口:如何管理HLS中的浮点数组来生成HW加速器,并在RTL项目中安全地连接它们?
如果要使用
AXI4
流接口,则HLS会合成信号处理和TVALID,但它不会合成将生成的RTL接口连接到Zynq处理系统(在我的例子中是ARM9核)所需的信号。
浏览 4
修改于2020-02-25
得票数 3
回答已采纳
1
回答
是否可以在xilinx的
axi4
4流交换机IP上的主从接口上配置相同的tdata宽度?
我必须连接一个AXI流交换机IP到我的FPGA VIVADO设计,开关有两个从和一个主。数据宽度入站为32位,我也需要数据宽度出站,但无论我如何配置IP,数据宽度出站似乎总是等于数据宽度入站的一半(如果我有3个主站和1个从站,比特率将是1/3.)。有人知道是否可以根据我的需要配置IP吗?
浏览 4
提问于2021-11-16
得票数 0
2
回答
AXI4Lite从IP
我想在uP系统中测试一个虚拟
AXI4
主机,因此需要这样做。任何链接,源代码将是有帮助的。
浏览 6
修改于2015-10-20
得票数 2
1
回答
AXI4-流位置字节
有人能解释一下在
AXI4
流接口的上下文中位置字节是什么吗?我不明白,虽然它不同于空字节,但它不需要传输到从机。
浏览 2
修改于2017-05-03
得票数 2
第 2 页
第 3 页
点击加载更多
领券