我必须连接一个AXI流交换机IP到我的FPGA VIVADO设计,开关有两个从和一个主。数据宽度入站为32位,我也需要数据宽度出站,但无论我如何配置IP,数据宽度出站似乎总是等于数据宽度入站的一半(如果我有3个主站和1个从站,比特率将是1/3.)。有人知道是否可以根据我的需要配置IP吗?
发布于 2021-12-08 20:13:58
我也一直想知道AXI4 4流交换IP的轴信号宽度。
我认为混乱是由于块设计中轴接口连接的图形表示错误造成的。如果在交换机IP上爆炸一个轴接口,则所有端口都将具有的总宽度--每个AXI接口中的所有相似端口--例如,如果IP有五个从接口,则TVALID信号为4:0。
此图显示了在综合设计中,来自五个主模块的5*32 TDATA位如何连接到一个TDATA端口。

https://stackoverflow.com/questions/69987463
复制相似问题