回答情况：
提问时间：
问题标签：
1回答
我是新的FPGA和我试图得到一个工作的JTAG设置在格iCE40 FPGA。我使用的板是来自Olimex和有iCE40-HX8K FPGA。此外，还尝试了eBay UsbBlaster克隆，它不是在iCE40上工作，而是为Altera工作。
我可以闪存外部闪存(与其他工具和程序员)，但我希望能够使用JTAG，以便我可以闪存上SRAM。
浏览 1提问于2018-04-15得票数 3
回答已采纳
我有一个ice40，它驱动ASIC的时钟和数据输入。
ice40用驱动The 40内部逻辑的时钟驱动ASIC的时钟。使用逆变链延迟ice40内部时钟？？一个好策略？。
浏览 6提问于2020-07-14得票数 0
回答已采纳
使用iCE40 FOSS IceStorm flow:如何使用yosys/iceStorm为3状态I/O引脚(如双向数据总线引脚)编写iceStorm？
浏览 3提问于2016-05-25得票数 4
回答已采纳
我在Verilog中有一个示例项目，最初是针对Xilinx的，出于资源原因，我想将其导入到ICE40 FPGA中。ICE40中有一个定义输入/输出端口的SB_IO原语。
浏览 94修改于2021-04-18得票数 0
我可以看到icestorm支持ice40 ultra plus up5k fpga，但是这个芯片有内部振荡器，有没有我使用它的例子？
浏览 2提问于2017-09-23得票数 1
有没有任何方法来配置iCE40超5k锁相环，而不使用花式的丙型工具，如格子Icecube2 /辐射软件。
正式的PLL编程指南()只说明了如何使用所提到的丙型GUI工具(ch )。4)
浏览 13提问于2021-05-19得票数 0
回答已采纳
我有256BGA封装的格子iCE40 HX8K现场可编程门阵列。我想使用可用的PLL模块之一，将外部时钟频率37 the转换为内部时钟，以便在FPGA内部使用74 the。
浏览 25修改于2019-06-01得票数 1
在数据表(请参阅iCE40 LP/HX系列数据表，第2-6页)中提到了使用多个BRAM。有没有办法可以使用多个SB_RAM40_4K实例？后者被视为一个大的内存数组。
浏览 42提问于2021-11-16得票数 0
回答已采纳
我的格子iCE40-HX8K板有以下verilog代码：module uart(input clk, output TXD);
reg [9:0] data;begin
begin
浏览 2修改于2015-09-04得票数 1
回答已采纳
我试图用ice40 (0.7)实现一个简单的yosys环形振荡器，如下所示： output out);
(*
浏览 1提问于2017-07-07得票数 1
回答已采纳
我试图创建一个1赫兹时钟信号的格子ICE40 FPGA。我正在用Verilog编写我的代码，并使用格子辐射软件。这个1Hz的时钟信号将被用来产生一个方波。
浏览 4提问于2019-01-22得票数 2
回答已采纳
我正在使用，并且在理解picosoc ()中的以下片段时遇到了一些问题： .PIN_TYPE(6'b 1010_01),) flash_io_buf [3:0] ( .OUTPUT_ENABLE({flash_io3_oe, flash_io2_oe, flash_io1_oe, flash_io0_oe}),
.D_OUT_0({flash_io3_do, flash_
浏览 7修改于2020-04-01得票数 0
回答已采纳
iCE40的I/O块和它们驱动的包的引脚之间的对应是否有文档记录？
of Project IceStorm给出了I/O块的列表，并为每个位于比特流中的IE和REN位块提供了列表。
浏览 0提问于2017-02-23得票数 2
回答已采纳
当我用Yosys和arachne合成一个空电路时，我得到了一些不规则的比特：IoCtrl IE_1
IoCtrl REN_0到目前为止，这些文件也是我可以生成的所有其他文件的一部分。由于未使用的I/O块同时设置了IE位，因此我将其读为：
然而，根据文档，没有IE/REN区块6 17 0。这些片段的意义是什么？如果块6
浏览 3提问于2017-02-23得票数 3
回答已采纳
我有一个晶格LVDS接线板，想知道如何将引脚对设置为ICE40_8K模式输入。SB_IO #(.PIN_TYPE(6'b0000_00)) _io ( .INPUT_CLK(clk),如何将其修改为LVDS输入引脚，以及如何分配附加引脚。编辑： SB_IO #(.PIN_TYPE(6'b0000_00), .IO_STANDARD("SB_LVDS_INPUT")) _io (
浏览 2修改于2016-10-18得票数 5
如何将可切换上拉添加到Tri-State管脚？ 在icestudio中有"Tri-State“和"Pull-Up”模块。我想把它们组合成一个“带上拉的三态”模块，它有另一个允许启用或禁用上拉的输入(当然，如果三态是在输入模式下的话)。 只需使用信号('pu')，而不是如下所示的常量： SB_IO #( .PULLUP(pu) .PACKAGE_PIN(pin), .D_OUT_0
浏览 40修改于2019-06-11得票数 1
回答已采纳
Ice40有一个RGB驱动程序，它也可以作为一个分配。
尝试访问引脚而不将其设置为IO将给出一个IceCube2错误。
浏览 30修改于2022-02-07得票数 0
我试图用iCE40单片机编写一个stm32F4超级FPGA程序，并试图弄清楚如何将配置文件加载到微控制器上，以便通过SPI将配置文件发送给FPGA进行编程。
浏览 4提问于2019-09-10得票数 1
回答已采纳
在这个中，我被建议使用现有的库来测试iCE40 Ultra Plus 5k的PLL。
浏览 6修改于2021-06-24得票数 1
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号