回答情况：
提问时间：
问题标签：
考虑到我有一个普通的verilog模块，我想要导出到两种不同的设计--一种是同步复位，另一种是异步复位。always @(posedge clk or negedge reset_) begin else <do something>如果我使用同步重置，那
浏览 0提问于2018-10-29得票数 0
回答已采纳
我有一个利用同步复位的fpga设计(我更喜欢同步复位而不是异步复位，原因在前面讨论过)。我在设计中有四个不同的时钟域，我利用一个按钮来产生我的重置信号，这当然是完全异步的一切(保存我的手指)。我在四个时钟域中的每个域中去抖动按钮信号，以从单个源为四个域生成同步复位。我的去抖动模块基本上计算被断言的复位按钮的N个时钟周期。第二个(更有趣的问题)：当我查看计时报告(使用xilinx工具)时，我发现所有限制信号都是
浏览 2修改于2013-06-01得票数 6
回答已采纳
据我所知，输入重置总是不同步的。我想知道，如果我使用异步复位，是否应该将其转换为同步？或者我们可以只使用异步重置吗？
浏览 5提问于2015-02-07得票数 1
回答已采纳
正如我们所知，有两种类型的“触发器”，即异步(重置)和同步(复位)。类似地，我们有异步和同步类型的“闩锁”吗？如果是，我们如何使用Verilog代码对它们建模？
浏览 12提问于2022-07-30得票数 0
回答已采纳
仅从测试流程(不更改设计)来看，是否有一种快速的方法来断言所有设计信号在复位期间都已初始化？使用VHDL2008，Modelsim 10.1c与HDL设计器。
浏览 2修改于2014-10-18得票数 2
always @ (posedge clk or negedge reset )//Asynchrous FF
begin// Synchronous FF下面的实现有什么不同？我的意思是就FF的大小而言。为什么它们是由合成器合成的，它们是如何合成的？
浏览 10提问于2013-04-03得票数 3
我记得不久前读到过，异步或同步复位在FPGA中的实现效率更高，因为触发器已经有一个，但另一个需要额外的逻辑。感谢您的反馈！
浏览 0提问于2010-12-14得票数 4
回答已采纳
据我所知，如果在always块的灵敏度列表中触发了复位信号的边沿，那么该复位信号的复位类型是‘异步’我需要知道，always_latch的复位信号的复位类型是什么？module test (input in_1,in_2,rst,clk,sig, output reg out_1,out_2,out_3); begin else if(~sig)
out_<
浏览 40提问于2021-06-15得票数 1
回答已采纳
我知道高级异步重置可以实现如下所示：begin但是如何实现后缘异步复位，这意味着瞬间复位边的出现，中的逻辑总是会立即阻止复位？(用quartus 18 altera气旋10LP进行测试)
我认为我用来实现后置异步复位的方法是不稳定的，有人能告诉我如何解决这个问题吗？
浏览 5修改于2020-09-04得票数 0
这是一个计数器，每次只循环6个值(0，1，2，3，4，5，0，1，.)。计数器应该包括一个“重置”信号，当复位高时，计数器值将被重置为0(异步复位)，并且计数器值应该在时钟上升的边缘上增加。但是，一旦它达到数字5，我将如何使它复位呢？ if (!
浏览 8修改于2022-09-22得票数 0
回答已采纳
我试图根据以下文档找到两个树莓PIs之间的距离：距离: 5158636761.94米复位不活动距离: 5158635529.43米复位不活动距离: 5158635295.80米复位不活动距离: 5158635459.03米
复位
浏览 0提问于2018-04-20得票数 0
我有两个always模块，一个用来计数已通过的能够异步复位的时钟周期数，另一个用来在某些输入信号的负沿触发复位信号。negedge_cnt = negedge_cnt + 1;
end module
我想要做的是，一旦clock_cnt复位到1，就将复位信号设为0，这样它就可以在下一个时钟周期中继续计数。
浏览 1提问于2015-06-05得票数 0
1回答
我编写了以下VHDL代码，假设它将生成一个带有同步重置的计数器！然而，当我查看Vivado 2020.2中的详细设计时，计数器有一个异步重置！该工具是如何推断异步复位的？！任何解释都非常感谢！
浏览 4修改于2021-12-31得票数 0
回答已采纳
与合并后，没有抛出任何错误.，这是我的航站楼的历史。但所有这些都是在我发现自己的更改丢失后输入的，并试图在谷歌上搜索答案。506 git结账母版508吉特重放510 git复位--硬头~0512吉特复位--硬头~1513吉特复位-硬头@1515 git重置--硬^HEAD@1517 g
浏览 1修改于2013-07-23得票数 5
先前开发电路板硬件和代码的人员对micro和FPGA使用相同的外部有效低电平系统复位。问题是，外部低电平系统复位在通电后立即对FPGA没有影响，因为在加载配置存储器之前，外部低电平系统复位已经变为高电平。一个微控制器连接到FPGA，并且有一些备用的微控制器GPIO可以与有效低系统复位结合使用，但我确信如何正确地结合它们。*) IBUFG CMP_IBUFG_03 (.I(PS_AL_RESET1)，.O(PS_AL_RESET3))；//高=正常，低=复位</
浏览 28修改于2020-04-22得票数 0
ISEProjects/Exercise_BasicMemoryElements/Problems.vhd“第41行: t_tmp1应该在进程的敏感性列表中
模拟效果很好。
浏览 4修改于2017-08-30得票数 2
回答已采纳
由于STM8S001J3单片机没有复位引脚，如何用游动引脚将单片机与ST链路v2连接起来进行调试？STLink V2 : STM8s001j3GND : GND重置：？无法与设备通信！现在尝试关闭和打
浏览 1提问于2018-11-12得票数 0
如何在无限循环中使用信号量同步这些进程(父进程和五个子进程)？输出结果是:1 2 3 4 5复位1 2 3 4 5复位等.
printf("\a");}
{}1 2 3
浏览 1修改于2020-06-20得票数 0
我刚开始创建一个FPGA系统来驱动I2C总线(尽管我认为这个问题适用于任何FPGA系统)，使用各种不同的模块，这些模块都使用同步复位。我遇到的问题是，当复位信号变低时，分频器会重置，因此其他模块依赖于停止的时钟-因此其他模块不会注册重置。一个明显的解决方案是异步重置，然而，在Xilinx中，它似乎不喜欢它们，并发出警告说这与Spartan-6FPGA不兼容(特别是当异步代码后的代码是同步的，这是因为I2C总线使用总线时钟将位放入总线上)另一种解决方案是，时钟分配器根本无法复位</
浏览 9提问于2015-12-03得票数 0
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号