工程协同验证中，已知与未知的边界本身就是关键信息——不说多，因为还没到能说多的时候。

摘要：本文面向FPGA开发者，讲解三阶 LC 滤波器如何通过设定系数将乘法替换为移位运算，系数和覆盖 8~128（右移3~7位），直流增益恒为1。文章给出差分方...

一个波形发生器，频率控制字算得对，读地址也对，送出的样本却可能读到了同一个字里的另一半。

把示波器时基拉慢，ADC 仍在连续吐出数据，但波形存储器只挑选其中一部分样本。如果触发器盯的是“每个时钟的原始数据”，存储器认的却是“降采样后的有效数据”，就可...

FPGA 的优势应用领域之一是无线通信和软件定义无线电 (SDR)。无线通信和 SDR 可能很复杂，但 AMD Versal™ RF 系列自适应 SoC 产品家...

随着人工智能、机器人、计算机视觉和高性能计算的发展，传统 CPU/GPU 架构正在面临新的挑战：

结合上一篇使用 Codex 来修复fpga工程里时序问题的实验，再对比这三款国产 AI Agent，两者之间，我最大的感受就是执行流畅度的差异。

今天我们就去看看常春藤盟校Cornell University 康奈尔大学开设的FPGA项目课程，大部分课程是有源码的，而且和国内使用习惯类似都是Verilog...

当我们谈到 FPGA 项目时，大多数人想到的是 RISC-V、AI 加速器、视频处理或者高速接口。而最近，一个看似普通却极具工程魅力的项目引起了不少 FPGA ...

现在，AI 已经能够很好地帮助程序员解决 Coding 的问题。那么，对于 FPGA 这类底层硬件开发来说，像时序收敛这样偏工程化、偏经验性的难题，AI 或者 ...

这两年自动化与大模型（LLM）在半导体领域的攻城掠地，让硬件圈不可避免地蔓延开一种替代焦虑。从各类 AI-EDA 工具的发布，到能写 Verilog 的大模型频...

vasp计算二维磁性材料，在kz方向有厚度的，是体相切的薄层，通过什么vasp计算方法有可能计算出沿kz方向的色散？可以显示体相在kz方向的性质？因为实验上可以...

我们大多数人每天都对着电脑阅读、写作，在浏览器、文档和电子表格中工作。长时间盯着明亮闪烁的屏幕，久而久之会让人感到不适，注意力也难以集中。当我们想阅读一会儿时，...

阔别已久的大学生项目，今天又开始了，主要是2024年和2026年两年的（之前是到2023年的）。

5G通信的风口虽然经过近3年的洗礼，热度稍减，但不可否认的是，全球5G网络的部署正在持续快速推进，而我国更是部署了占据全球70%左右的5G基站。

文档定位：硬件研发选型标准、PCB设计规范、量产审料依据、EMC与信号完整性整改指导

在数字电路设计领域，通常我们认为Verilog是一种设计语言，而SystemVerilog是专门用于验证的语言，不能用于设计。然而，这种观念是不准确的！事实上，...

将FPGA内部的并行数据，变为串行发出去的一块硬件电路（是asic 电路，不是由FPGA可编程逻辑构成）。

最近，硬件玩家 Alex Anderson-McLeod 用一块 FPGA，成功“重制”了 1983 年的 Apple Lisa —— 也就是苹果第一台真正意义...