回答情况：
提问时间：
问题标签：
我正在学习CPU设计和基本Verilog。我有一个处理器运行在Fedora 29上的tkgate，我设计了一个硬件RAM磁盘。我不能测试RAM，但已经决定用HDL磁盘代替它。每当我试图模拟电路时，我就会得到错误：module RAM_HDL(RAM, Data_In, Data_Out, Address, RW);
reg [15:0] RAM</em
浏览 2提问于2019-02-27得票数 0
回答已采纳
在这个项目中，我将设计不同大小的RAM (256B，8KB，16KB，32KB)等，这些RAM必须使用内建自测试进行测试，然后它们应该是repaired.So请给我一个例子，如如何设计具有'n‘行和列的RAM
浏览 4提问于2013-09-25得票数 0
我已经为dataBUs_in和输出dataBus_out设计了一个截然不同的输入端口。后来将它们链接到顶部模块中的双向端口。此外，我还尝试在RAM设计中使用两个always块，每个块用于写入和读取。topmodule代码： ram_cpu ram_cpu_top( .write(top_write), assign top_dataBu
浏览 45提问于2021-01-20得票数 0
我从一个在线视频教程中学习Java的设计模式。我已经学习了构建器设计模式，我正在尝试实现它所做的事情，但对我来说，它显示了一些错误。帮我解决这些问题。public class Phone {
private String os; privatedouble screensize;
public Phone(String model, String os, int
浏览 7修改于2020-07-19得票数 0
回答已采纳
我正在eCommerce网站上做一个项目，但我想不出如何为它设计数据库模式。在这个网站上，将有来自几个类别的产品，每个类别都有一套独特的过滤器。例如：“膝上型电脑”类别有“RAM”、“硬盘”、“图形卡”等过滤器，而在“衬衫”类别中，过滤器是“Fabric Type”等等。category--------category_idprice
-------product_id
ramhard_disk
浏览 1修改于2019-09-24得票数 1
1回答
我希望构建具有类似htop接口的控制台应用程序(固定控制台设计)。这里有一个指向htop控制台设计的链接：。我想问如何构建这样的应用程序，因为我只知道C#的Console.Write()方法。但是，我怎么能像htop那样设计C#控制台应用程序，所以它有固定的设计，例如每1秒刷新一次。所谓固定设计，我的意思是，我将在控制台上固定位置，打印出进程名、ram用法、应用程序名称等。Console.WriteLine(myProcess.ProcessName+" RAM</em
浏览 3修改于2014-02-27得票数 1
回答已采纳
在ram访问中，目前我设计了一个宽度为8的ram。因此，对于写入和读取1个字，在1个周期内读取4个位置。类似地，对于半字读取2个位置，对于字节读取1个位置。虽然这在模拟中起作用，但这会导致无法合成的设计。因此，我正在尝试重新设计ram控制器。
在我的重新设计中，宽度为32将合成，但如果半字写入0x8004，则0x8006将不可用。
浏览 32修改于2021-08-15得票数 1
你好，当我试图运行地图时，我收到一条奇怪的消息，我正确地设置了RAM，并且检查它是否只使用了我在卡上拥有的资源的80%。我为什么要收到这条消息？有人能告诉我该怎么做吗？为什么我会收到这条信息？错误:位置:543-由于设计和/或限制的复杂性，此设计不适合此设备中可用的片数。u_send_to_zedboard/dpr_2/U0/xst_blk_mem_generator/gnativeb mg.native_blk_mem_gen/valid.cstr/ramloop6.<
浏览 0修改于2019-03-25得票数 0
我正在设计一个C#应用程序，其中有一个显示OS和RAM相关信息的组框。我设计它使用控件-标签放在一个显示RAM相关信息的Groupbox中。
我有一个刷新按钮，当点击应该显示%的RAM目前使用。
浏览 1提问于2012-03-11得票数 0
回答已采纳
我看过很多ram和FIFO设计的例子，内存深度总是地址宽度的2倍：parameter ram_depth=1<< addr_width;
为什么？
浏览 1提问于2018-09-03得票数 1
回答已采纳
这将是更多的阅读重比写，并有一个问题，设计将带来更好的性能。这些节点只用于mongodb。为了举个例子，假设每个节点都有64 of的ram。这是否意味着，只要我的数据小于可用的ram，它就像内存中的数据库？
我还读到，完全可以在内存中实现mongodb。如果我的数据是非常动态的(每隔几个小时可以从50 it到75 it)，那么理论上设计mongodb的方式是否更好?它允许mongodb使用它的缓存(mongo的默认设置)来管理自己，或者最初将mongodb放入内存中，如果数据超过ram的大小就使用交换空间
浏览 2提问于2015-05-25得票数 3
回答已采纳
Synopsys设计编译器在DesignWare中的DW_ram。Altera_sync_ram在现场可编程门阵列方面的应用。`ifdef DESIGNCOMPILER`else`endif
浏览 24修改于2018-10-10得票数 0
3回答
在具有512MB RAM的低端PC的硬盘中存储有2 mb的巨大的xml文件。xml文件存储时间戳和相应的字符串值。我必须设计一个工具来解析xml文件以获取特定信息，例如特定时间戳中的字符串。考虑到只有512mn的RAM和2 2GB的工具大小，他希望获得工具设计的高级方法。对此有没有什么有趣的设计方法？
浏览 1提问于2011-09-21得票数 2
回答已采纳
我有一个很大的设计，包括一个测试台，一些测试电路和被测电路本身。我使用modelsim来模拟设计，我想要有一个转储的模拟。signal ram_req : std_logic; signal ram_r_w : std_logic; reset => reset,
浏览 2修改于2011-08-10得票数 0
回答已采纳
2回答
我正在使用ISE 14.7，我正在尝试用一些1位的分布式RAM块来创建设计。: string ;我的代码： end process ; 合成后我收到这样的警告：
WARNING:Xst:3012 - Available block RAMYou are apparently des
浏览 3提问于2015-07-07得票数 2
回答已采纳
我想这更多的是一个设计问题。如果这不是在正确的地方，请原谅我。假设我有一个类，它表示系统的总RAM，分为不同的银行：class Ram constexpr static auto BANK_SIZE但是，我觉得这可能会让用户感到困惑，并且违反了最小惊讶原则，因为人们期望模板参数指定总RAM的大小，而不是RAM库的大小：
Ram<0x2000> work_ram; /&
浏览 15修改于2019-08-06得票数 1
回答已采纳
在我目前正在进行的一个设计中，我需要四端口ram。然而，在查找表中实现它会占用大量的区域，并且我无法使用该设置达到所需的性能。既然我的FPGA有单端口和双端口ram的硬件模块，有没有什么我可以把它们组合起来做四端口内存的呢？
浏览 2修改于2012-04-06得票数 3
我希望将IRC守护进程以及服务(如果它们不包括在IRC守护进程中)安装到具有可变内存分配量的虚拟服务器上，我想知道守护进程平均占用多少RAM和CPU，以及它显示了什么样的行为(CPU尖峰、RAM尖峰等等我在很大程度上倾向于UnrealIRCD，但是如果有设计为“轻量级”的守护进程，我愿意接受建议。
浏览 0提问于2010-07-12得票数 0
在Java中，我知道如果你要在硬盘上建立一个B-Tree索引，你可能应该使用序列化，因为B-Tree结构必须从RAM写到HD。我的问题是，如果以后我想从索引中查询一个键的值，是否可以将B-Tree的一部分反序列化为RAM？理想情况下，仅检索特定键的值。将整个索引提取到RAM是一个糟糕的设计，至少在B-Tree大于RAM大小的情况下是这样。
如果这是可能的，如果有人提供一些代码，那就太好了。DBMS是如何做到这一点的，是用Java还是C？
浏览 2提问于2013-04-02得票数 1
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号