在RTL设计中，为什么Ram或FIFO的深度总是地址宽度的2倍？

Question

我看过很多ram和FIFO设计的例子，内存深度总是地址宽度的2倍：

parameter addr_width=4;
parameter ram_depth=1<< addr_width;

为什么？如果地址的宽度等于4，那么深度应该有16种可能性，对吗？为什么使用2*4？提前谢谢。

Answer 1

我认为你把1<<addr_width和addr_width<<1搞混了。结果却大相径庭。

1<<addr_width实际上就是2**addr_width。(或使用您喜欢的2^addr_width表示法)。