回答情况：
提问时间：
问题标签：
1回答
一个消息来源说，Cucumber只能用于测试Web应用程序，另一个消息来源说Cucumber可以同时用于Web应用程序和Android，而另一个消息来源则不这样说。
哪一个是正确的？我们可以用Cucumber测试哪些平台？(例如( Web应用程序、Android等)
浏览 6提问于2022-03-14得票数 0
1回答
我正在尝试为以下用vhdl创建的有限状态机实现一个测试平台。问题是，目前，我在测试工作台中没有看到任何状态转换。模拟将停留在状态0。;
end if;
以下是我到目前为止所做的测试我有一些内部信号，比如y(每个状态的输出)和count(我处于一个状态的时间)，我可能应该在测试平台中使用它们作为驱动程序。
浏览 18修改于2020-02-23得票数 0
我有五个电路模拟和一些测试的结果，结果将被记录在故障表中。
现在，我必须将从新电路生成的值与从上面的电路模拟中获得的值进行比较。我这样做是为了知道我的新电路是从哪个故障类别开始的。
浏览 2修改于2018-03-25得票数 1
2回答
有人知道一个网站可以接受TCP/IP套接字连接并显示发送给它的数据吗？有许多站点可以显示HTTP事务，还有许多可安装的程序可以这样做，但我还没有找到一个在线版本。
浏览 0提问于2015-01-28得票数 2
我试图用modelsim中的verilog语言编写一个测试平台。我已经为测试平台以及测试中的模块编写了代码。但是在编译它的时候，我收到一个错误，说编译失败了。那么，我们必须在单独的模块中编写测试平台代码吗?对于被测试的模块，也必须编写相同的代码吗？
浏览 7提问于2015-01-26得票数 0
回答已采纳
3回答
我们正在致力于计费系统(基于java的模块)，我们希望有一个测试框架。该测试框架应该能够用于任何类型的计费场景(例如:公用事业账单支付、水电/或任何其他类型的计费)，通常，计费实体具有客户名称/使用/等共同属性。我想选择一个合适的测试平台来测试我们的计费模块。
浏览 6修改于2015-01-20得票数 0
回答已采纳
我目前正在学习如何为我的VHDL组件编写测试基准。我正在试着测试一个时钟同步器，只是由两个级联D型触发器组成.我已经写了一个测试台，提供了一个时钟和适当的输入信号刺激，但我看到输出没有变化，当我模拟，它只是停留在"00“。map(D=>A(n), CLK=>sys_clock, Q=>output(n), CLRN=>reset);
下面是测试台
浏览 1修改于2017-06-06得票数 0
2回答
downto 0)end Xand;
beginend Behavioral;
我的测试台看起来是这样的因此，我想测试我的Xand程序的差异A和B值，从[0,256)。遗憾的是，我不知道如何使向量B等于0的方式与循环相比，这是行不通的。有人能解释一下我的泛型()做什么吗？
浏览 2修改于2018-02-28得票数 0
:6] x;endmodule
然后我想为它写一个测试台首先，我对x(没有数组)使用了7位寄存器--一切都正常，但是现在我想用几个测试模式运行它，所以我宣布了一个数组，并希望循环它，每次都用新的输入运行模块。
浏览 2提问于2015-11-02得票数 0
回答已采纳
//In here, `WORD_LEN is 32.
input [`WORD_LEN-1:0] in1, in2;endmodule /// `timescale 1ns/1ns
reg in1, in2; Adder TestAdder(.in1(in1), .in2(in2),
浏览 10提问于2019-10-04得票数 1
我有一个VHDL问题:对于家庭作业，我们必须为我们设计的电路编写一个带有断言的测试平台。我们应该测试每一个信号组合为位比较器。report "error";
report "error";
首先，我测试了这个想法
浏览 0修改于2019-12-25得票数 2
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号