Verilog测试平台比较

Question

我有五个电路模拟和一些测试的结果，结果将被记录在故障表中。

现在，我必须将从新电路生成的值与从上面的电路模拟中获得的值进行比较。我这样做是为了知道我的新电路是从哪个故障类别开始的。

如何在testbench中存储以前模拟的值，以及如何将我的新值与之前在同一testbench中存储的结果进行比较，以及它匹配的故障类我必须打印该故障类？

所以基本上我想知道如何做比较。

Answer 1

一种简单的方法是将您感兴趣的值转储到文本文件中。您可以在每行添加时间戳(或打印时钟周期号)。可以使用一个简单的diff、perl脚本或meld和WinMerge等程序来比较这两个文件，并找出它们在什么时间或哪个时钟周期上的值不同。