首页
学习
活动
专区
圈层
工具
发布
社区首页 >问答首页 >SV测试平台的配置类

SV测试平台的配置类
EN

Stack Overflow用户
提问于 2018-01-16 00:28:17
回答 1查看 478关注 0票数 0

我试图为一个SV测试平台编写一个配置类,并希望直接从命令行决定事务类中rand字段的随机化。我想我可以在配置类中声明一个静态变量"mode“,它接受1或0,并将其分配给事务类中调用的rand_mode (rand_mode(mode))任务。这个是可能的吗?如果是这样的话,我应该将config类中的静态变量声明为位(因为它只需要1或0)还是布尔值?

EN

回答 1

Stack Overflow用户

回答已采纳

发布于 2018-01-16 00:41:36

SystemVerilog中没有布尔类型,您可以使用bit。没有必要把它固定下来。

另外,考虑使用UVM配置数据库,即使您的测试不是用UVM编写的。它为配置值内置命令行设置.

票数 0
EN
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接:

https://stackoverflow.com/questions/48272548

复制
相关文章

相似问题

领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档