腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
搜索
关闭
文章
问答
(3932)
视频
开发者手册
清单
用户
专栏
沙龙
全部问答
原创问答
Stack Exchange问答
更多筛选
回答情况:
全部
有回答
回答已采纳
提问时间:
不限
一周内
一月内
三月内
一年内
问题标签:
未找到与 相关的标签
筛选
重置
1
回答
VHDL
-条件编译
我的
VHDL
测试平台使用了一些特定于
VHDL
'2008的特性,但是,取决于我到底在测试什么或者我所使用的仿真软件,它不能总是在
VHDL
'2008中编译。为了解决这个问题,我创建了两个版本的testbench: 轻型的,所有的
VHDL
'2008行删除,编译在
VHDL
'93。有没有办法合并这两个文件,并仍然用
VHDL
'93编译结果?
浏览 6
提问于2015-07-20
得票数 2
8
回答
调试
VHDL
:如何?
我是
VHDL
的新手,不知道如何调试
VHDL
代码。请帮帮忙。
浏览 0
修改于2012-03-03
得票数 6
回答已采纳
1
回答
vhdl
多维数组
我正在使用
vhdl
中的多维数组,我有以下
vhdl
代码:我完全是
vhdl
浏览 0
修改于2017-09-29
得票数 0
2
回答
VHDL
属性保持
我目前正在研究关于SR的
VHDL
,有一部分我不明白。谢谢。
浏览 1
提问于2016-11-03
得票数 2
回答已采纳
2
回答
VHDL
测试平台
为什么我要用
VHDL
创建一个测试工作台/测试床?坐下来操纵模拟器中的信号,以确保
VHDL
代码的行为正确,难道不是很好吗?
浏览 2
提问于2015-05-02
得票数 2
回答已采纳
3
回答
VHDL
和时钟50 to至25
VHDL
我在用
VHDL
做一个时钟分频器。->Although通常的数学我知道,不要真的堆叠<--
VHDL
大师请浮点!我认为这个问题可以通过纯数学来解决,但它是针对
VHDL
应用的,所以才有了这篇文章。process语句使数学计算更加混乱。 没有等待语句,请,这是完全不现实的可定义。
浏览 0
修改于2016-02-05
得票数 1
2
回答
VHDL
If语句
如果您有一个类似这样的进程,例如:if (var = '1') thenend if; //do somethingend process;下面的代码会和上面的代码做完全一样的事情吗?if (var = '1') thenend if;
浏览 0
提问于2012-05-20
得票数 1
回答已采纳
3
回答
VHDL
:需要库
我用
VHDL
写了一个读取这个文件的代码。现在我想将这些浮点数转换成IEEE格式(32 bir或64位)。有没有我可以用来工作的图书馆?或者在
VHDL
中有任何代码。 谢谢
浏览 1
提问于2012-10-15
得票数 2
1
回答
VHDL
结构
有人能帮我提个
VHDL
问题吗?我正在尝试一些实用的结构编程,并想从一个简单的半加法器开始。g2 : and_2 port map (a, b, c); 我正在使用Quartus II设计软件,在运行测试时我一直收到以下警告: Error (10482):
VHDL
浏览 0
提问于2015-10-29
得票数 1
回答已采纳
3
回答
VHDL
-合成
我有一个关于
VHDL
合成的问题,我希望你们中的一些人能帮助我。
浏览 1
提问于2016-01-20
得票数 0
回答已采纳
3
回答
If语句
VHDL
有人能解释为什么在编写
VHDL
时的黄金法则是if-then-else语句必须在一个进程中。是不是因为在进程内部,语句是按顺序执行的,而在外部则不是。
浏览 1
修改于2012-09-22
得票数 7
2
回答
VHDL
程序
对于一个类,我被要求编写一个
VHDL
语言程序,它接受两个整数输入A和B,并用A+B替换A,用A-B替换B。我编写了以下程序和测试平台。它完成了实现和行为语法检查,但不会模拟。
浏览 9
提问于2012-04-02
得票数 4
1
回答
-
VHDL
我的一段
VHDL
代码是: 133 if(grupo = '000' or grupo = '111') then -- 0
浏览 0
修改于2020-06-20
得票数 0
回答已采纳
3
回答
VHDL
赋值文字
我正在尝试在
VHDL
中使用无符号整数,并定义好位宽。看起来
VHDL
并不像我那样试图给这些类型赋值,定义如下:但是在我的IDE (Quartus)中,我得到了一个抱怨
浏览 0
提问于2014-03-18
得票数 7
回答已采纳
2
回答
VHDL
工艺风格
我一直在阅读这里的各种问题,因为我正在学习
VHDL
,并一直在寻求改进。然而,这条评论让我很好奇: 在我大学里简短的
VHDL
课程中,我被告知分离进程是分离同步方面的最好形式。
浏览 0
修改于2017-05-23
得票数 3
回答已采纳
1
回答
将50
VHDL
转换为38
VHDL
的
VHDL
代码不起作用
我对这段代码有意见。理论上,它应该将我的50兆赫信号转换为36 the,但是当我运行模拟时,结果是ir_38khz没有得到任何未分配的值。library IEEE;use IEEE.STD_LOGIC_UNSIGNED.ALL; Port ( clk50 : in STD_LOGIC; ir_38khz : ou
浏览 1
修改于2019-09-23
得票数 2
回答已采纳
2
回答
(
vhdl
)
vhdl
实体中的输出问题
我对总是发送U的
vhdl
实体的输出有问题。我看了各种论坛,但我找不到解决方案。 这是我写的
vhdl
代码。
浏览 3
修改于2017-08-30
得票数 0
2
回答
VHDL
优化技巧
我是
VHDL
的新手,通过使用不同的IP核(由不同的提供商提供)可以看到,有时它们会根据它们所占用的空间或时间限制而有很大的不同。我想知道在
VHDL
中是否有优化的经验法则(例如,像C中的那样;展开循环,等等)。
浏览 1
修改于2015-03-13
得票数 2
2
回答
VHDL
图灵完成了吗?
VHDL
图灵完成了吗?我的理解是,
VHDL
创建了一个寄存器机器,而没有任意RAM的寄存器机器并不是图灵完整的。 这个准确吗?对于无法在寄存器机器中解决的问题,是否有一种标准的方法--使用
VHDL
之外的RAM,并通过
VHDL
进行管理?
浏览 0
提问于2014-10-30
得票数 6
1
回答
A c的
VHDL
程序
我必须用XILINX编写一个
VHDL
程序,用于以下表达式:这是我的第一个
VHDL
程序之一,所以我对语法感到不舒服。请帮我做这个节目。
浏览 3
修改于2013-10-01
得票数 0
回答已采纳
第 2 页
第 3 页
第 4 页
第 5 页
第 6 页
第 7 页
第 8 页
第 9 页
第 10 页
第 11 页
点击加载更多
领券