VHDL赋值文字

Question

我正在尝试在VHDL中使用无符号整数，并定义好位宽。看起来VHDL并不像我那样试图给这些类型赋值，定义如下：

variable LCD_DATA: unsigned(19 downto 0) := 0;

但是在我的IDE (Quartus)中，我得到了一个抱怨："UNSIGNED type不匹配整型字面值“。我也会收到投诉，因为我将数字添加到像这样定义的类型中。我需要做哪些首选的更改？

Answer 1

查看其他答案，并注意对于非零字面量，您可能希望执行以下操作：

variable LCD_DATA: unsigned(19 downto 0) := to_unsigned(n, 20);

用文字代替n。当然，这也适用于n=0，但它不如(others => '0')整洁。

Answer 2

unsigned与std_ulogic相关，其中元素的值应该是'0‘。

variable LCD_DATA: unsigned (19 downto 0) := (others => '0');

它为所有元素都设置为'0‘的默认赋值提供了一个聚合。

不能将整数类型的单个元素赋给std_ulogic元素数组。

您可以使用numeric_std包中定义的"+“函数将有符号或无符号添加到自然数(无符号)或整数(有符号)：

  -- Id: A.5
  function "+" (L: UNSIGNED; R: NATURAL) return UNSIGNED;
  -- Result subtype: UNSIGNED(L'LENGTH-1 downto 0).
  -- Result: Adds an UNSIGNED vector, L, with a non-negative INTEGER, R.

  -- Id: A.6
  function "+" (L: NATURAL; R: UNSIGNED) return UNSIGNED;
  -- Result subtype: UNSIGNED(R'LENGTH-1 downto 0).
  -- Result: Adds a non-negative INTEGER, L, with an UNSIGNED vector, R.

  -- Id: A.7
  function "+" (L: INTEGER; R: SIGNED) return SIGNED;
  -- Result subtype: SIGNED(R'LENGTH-1 downto 0).
  -- Result: Adds an INTEGER, L(may be positive or negative), to a SIGNED
  --         vector, R.

  -- Id: A.8
  function "+" (L: SIGNED; R: INTEGER) return SIGNED;
  -- Result subtype: SIGNED(L'LENGTH-1 downto 0).
  -- Result: Adds a SIGNED vector, L, to an INTEGER, R.

Answer 3

--Either 
variable LCD_DATA: unsigned(19 downto 0) := (others => '0');
--Or you can also write it like 
variable LCD_DATA: unsigned(19 downto 0) := "00000000000000000000";

对于你的问题的第二部分，在添加这种类型的数字时。

library ieee;
use ieee.std_logic_1164.all;
use IEEE.NUMERIC_STD.ALL;

检查您是否在代码中使用过上述库。