回答情况：
提问时间：
问题标签：
我喜欢在Synplify中启动一个Tcl脚本。根据Synplify的版本，它应该做不同的事情。但是我怎样才能在脚本中找到Synplify的哪个版本呢？有什么变量吗？
谢谢你，凯
浏览 5修改于2011-08-10得票数 1
我想写verilog，可以使用yosys (首选)或使用Synplify的Lattice Radiant工具链(例如，从Lattice加密IP所需)来合成。
浏览 6修改于2019-10-25得票数 0
我开始使用Synopsys Synplify。导入我的Xilinx ISE项目(完全正常工作)。to_integer“我可以做些什么来将此片段用于Synplify
浏览 2修改于2011-11-29得票数 1
当我试图使用这样的构造时，我的合成失败了。`define rd(LOMIC) `def``LOMICwire lod = `rd(LOMIC);E CS231 Unknown macro def VDF_TOP.v (368) syntax.log (13) 09:14:32 Thu Dec 06 Synthesis Check
E CS234 expecting identifier immediately following back-quote (`) VDF_TOP.v (36
浏览 3修改于2018-12-07得票数 0
回答已采纳
在试图使用Synplify Pro (格子版)编译和综合我的VHDL设计时，我会收到以下错误和警告：我已经研究过重置分发树和相关内容，认为它可能对我有帮助，但我不完全确定这是造成这个问题的原因。也许这里的任何人都有线索，或者至少在Synplify<
浏览 0提问于2016-08-24得票数 0
Data_Out_SDa : process (SCl, IntReset) is begin -- process Data_Out_SDa IntSDa := 'Z';
elsif SCl'event and S
浏览 0修改于2013-05-16得票数 1
回答已采纳
下面是我的shell脚本的样子：qsub synplify.csh...在这里，synplify.csh作业已在服务器上提交，但尚未完成。并且它为执行第二行扫清了道路。因此，在处理第一个作业时执行第二行。我希望在作业完成后执行第二行。
浏览 0修改于2021-04-27得票数 3
在设计RTL之后，我创建了my_design.sdc文件(用于限制时钟、输入/输出延迟、.)使用Synplify pro.当约束是正确的，我点击合成和我得到另一个my_design_sdc.sdc文件自动Q3:如果是这样的话，如果SmartTime的命令与Synplify不同，那么如何确保约束之间的关系是相同的呢？objectList} .]多路复用器-禁用set_multicycle_path n循环-setup -from from_list -to to_list
另外，Synplify
浏览 0修改于2018-04-12得票数 0
回答已采纳
1回答
是否有任何工具(如ncverilog、VCS、synplify、vivado等)？它允许您看到Verilog或SystemVerilog宏的扩展输出？
浏览 1提问于2013-10-15得票数 1
回答已采纳
要添加这些属性，我必须包括Synplify库：在文件顶部，然后按如下方式定义该属性：ATTRIBUTE/DATAGEN.vhd(20): (vcom-1598) Library "synplify" not found.
我认为这个问题是因为预合成仿真不应该使用这个库。
浏览 3修改于2019-07-19得票数 0
看过"Synopsys FPGA Synplify Pro for Microsemi : Attribute Reference“之后，我找到了与RLOC直接等价的"alsloc”。
浏览 1修改于2015-12-21得票数 1
回答已采纳
我看了Vivado的网表示意图，发现synplify将时钟门控单元合成为一个LUT6单元：
这不是一个无故障的门控单元！这就是函数失败的原因！
浏览 2修改于2018-04-03得票数 1
result <= sum_temp; end(ModelSim似乎可以接受这一点，但Synplify
浏览 0修改于2014-09-16得票数 10
回答已采纳
雕刻源反映了下面电路的Verilog实现，当在Synopsys Synplify中合成时，不会报告任何组合环路。
浏览 8修改于2017-07-20得票数 2
当我尝试使用Synplify Pro综合代码时，我得到一个错误："E CS162循环迭代限制超过4000 -在循环构造loop_limit 1.v(11)之前添加'//合成test8000‘“ 错误指向循环的条件
浏览 25提问于2019-03-17得票数 2
回答已采纳
基本上，此Synplify输出意味着什么：@W: FX1039 :"c:\sftp_root\x002\tinyproc.v
浏览 0提问于2018-05-10得票数 0
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号