回答情况：
提问时间：
问题标签：
我已经使用pip3安装了myhld，安装了myhdl用于协同模拟，我已经进入了我的协同模拟目录 ~/.local/share/myhdl/cosimulation/icarus/ 点击make，就像makefile已创建myhdl.vpi。我将该myhdl.vpi文件复制到了测试目录中 ~/.local/share/myhdl/cosimulation/icarus/test 这里我使用
浏览 62修改于2019-09-13得票数 1
主要来自myhdl示例的代码：
__debug =请注意，在google的old.myhdl.org/doku.php/dev:initial_values缓存中，它链接到示例。所以看起来这个特性应该是被支持的。然而，rom示例生成静态case语句。
浏览 2修改于2018-01-19得票数 1
我试图将此代码转换为Verilog：from myhdl import modbvfrommyhdl import concatvar1 = modbv(15)[12:]但是，
浏览 6提问于2016-02-17得票数 0
回答已采纳
我正在尝试从以下MyHDL模块生成verilog模块：from myhdl import *leds = intbv(0)[8:0]
和,from myhdl为什么MyHDL要忽略它们？我怎么才能把它们包括进去呢？
浏览 6提问于2017-01-11得票数 1
回答已采纳
我正在使用包MyHDL进行硬件模拟，但我希望在其周围设置一个GUI，以便用户可以交互地更改信号并查看其他信号的更新。问题是，MyHDL使用仿真器如下所示
generatorsEach 模拟器有几个发生器，它们可以监听信号变化，也可以调用屈服延迟(X)，以便让模拟器等待再次调用它来执行x个指令。或者有人曾与MyHDL和线程一起工作过？
浏览 6修改于2015-02-03得票数 2
回答已采纳
我已经成功地在我的系统上安装了python，pip，然后myHDL。现在，为了建立联合模拟，我无法理解给出的指令：
部分通过建议使用Cygwin来解决这个问题。有人能建议如何实现这一点吗?或者，如果有其他的方法，我可以使用？
浏览 6提问于2017-06-09得票数 3
我目前正在为我的暑期项目学习MyHDL。我很难理解其中的收益率表的作用。虽然MyHDL是基于python的，但它以一种特殊的方式使用了它的收益率语句。同样的链接是：
它声明: MyHDL生成器是标准的Python生成器，具有专用的产语句。在硬件描述语言中，等效语句称为灵敏度列表。在MyHDL生成器中，产额语句的一般格式是:产额子句，子句.当生成器执行statement语句时，它的执行将在这一点上暂停。同时，每个子句都是一个触发器对象，它定义了应该恢复生成器的条件。
浏览 7修改于2014-03-27得票数 6
回答已采纳
1回答
我目前正在研究myHdl，看看它是否值得使用。然而，我遇到了一个关于模块实例化的问题。我有两个文件，一个是模块，另一个是测试平台。
浏览 2修改于2015-08-04得票数 2
在使用MyHDL用户定义的代码时，是否有一种指定库使用子句的方法？考虑以下示例，它对Xilinx库中可用的差异缓冲区进行了建模： """ Xilinx Differential
浏览 3提问于2014-05-02得票数 2
回答已采纳
我正在尝试学习MyHDL，为此，我试图创建一个非常简单的人工神经元，稍后可以在简单的人工神经网络中使用。首先，我设计了一个人工神经元，它只能处理一个输入和重量信号，并返回一个输出信号。Assign new result # The perceptron block must return this - MyHDL通过使用MyHDL和Python的惊人函数来运行模拟，我能够通过使用输入和权重的信号列表，用以下代码正确地模拟一个简单的感知器：def
浏览 6提问于2018-11-30得票数 2
我刚刚开始学习myHDL，并且正在使用@instance或@always_comb生成器获得编译错误，如下所示：
from myhdl import Signal, delay, always, instance, now, Simulation
8 def driveClk():
C:\Python27\l
浏览 2修改于2013-10-18得票数 1
回答已采纳
我将使用iCE40HX8Kset_io LED3 A2 ... 将所有8个LED封装成一个变量的最佳方法是什么?我很难将这些东西与约束文件关联起来，最后得到了这样的结果def ledcount(LED1, LED2, LED3, LED4, LED5, LED6, LED7, LED8, clk):op.next = op + 1...我产生了这样的怪胎..。(我在这里确实有来自单个
浏览 12提问于2016-02-24得票数 1
回答已采纳
import myhdl yield clk.posedge
dut = myhdl.toVHDL
浏览 3修改于2016-07-04得票数 1
回答已采纳
我正在尝试制作一个python库，以便使用pySerial使用myHDL 1.0dev动态地在PC和FPGA之间创建一个UART接口。在侧使用字典，@always_comb无法工作，因为到目前为止，任何版本的myHDL都不支持字典进行转换。如何正确地实现动态布线？
浏览 3提问于2016-06-28得票数 1
我是新接触MyHDL和MyHDL的，所以我从把旧的VHDL项目转换成python开始。这个项目是一个vga计时器，可以接受任何宽度，高度和频率(考虑到他们实际上与显示器工作)。我在myhdl问题跟踪器中找不到任何关于这个问题的东西，但我不想因为一个新手的错误而添加一个错误的问题。有没有合适的方式来使用Signal.val.max，或者我应该避免使用它？下面是完整的代码：
def vga_timer(
浏览 25修改于2017-06-28得票数 2
我应该能够在生成的VCD文件中看到这些吗？ def MentorCluster(): mentorq0, mentorq1, mentorq2, mentorq3 = [[Signal(0) for j in range(10)] for i in range(4)]下面是我用来生成VCD的代码： traceSignals.timescale = "1ps
浏览 10提问于2021-12-31得票数 1
考虑到下面的示例(一个简单的8位计数器)，是否有更简单的方法将内部s_count信号连接到o_count端口？ def count():
浏览 3提问于2014-03-22得票数 2
回答已采纳
我试图通过编写一台非常简单的机器来学习MyHDL，它只需要少量的指令和操作。我所挣扎的是设计我的机器来处理需要多个时钟周期来解决的操作的最佳方法。
浏览 5提问于2017-02-20得票数 0
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号