回答情况：
提问时间：
问题标签：
我很难让Altera双端口RAM的大功能正常工作。从Verilog代码判断，我可以使用两个单端口RAM，而不是双端口RAM吗？
真正的问题是，J1 Forth会在运行时修改自己的代码吗？如果不是，为什么不将双端口内存分为代码内存(由{_pc}寻址)和数据内存(由_st015:1寻址)？
浏览 0修改于2013-10-22得票数 2
在我目前正在进行的一个设计中，我需要四端口ram。然而，在查找表中实现它会占用大量的区域，并且我无法使用该设置达到所需的性能。既然我的FPGA有单端口和双端口ram的硬件模块，有没有什么我可以把它们组合起来做四端口内存的呢？
浏览 2修改于2012-04-06得票数 3
我试图使用以下配置在Verilog中构建一个RAM块：
端口A: 128位宽，与clk_a一起，将RAM块看作128位宽乘以128行深端口B: 32位宽与clk_b，将RAM块看作32位宽乘以512行深
浏览 5修改于2012-04-30得票数 1
如何使用单端口和双端口使用ReactJS和Express.js开发应用程序？有人能给我解释一下吗？
浏览 3修改于2018-09-14得票数 0
我有以下关于双端口RAM内存的硬件描述：(CLK, RAMEnableLSB-1:0] RAM1 [(2**RAM_ADDR_BITS)-1:0];
input [RAM_ADDR_BITS[2*<
浏览 0提问于2015-09-12得票数 0
我正在使用Verilog对(2^n) x m单端口ram进行建模。该ram具有输入使能端口、输入读写端口(rw)，其中当其为1时，我们将写入ram，而当其为零时，我们将仅读取、输入地址端口(addr)、输入输出数据端口和输入write_data端口。addr]<=data;// wrtite to the ram address
浏览 21修改于2020-08-21得票数 1
回答已采纳
因为当我使用to_integer(无符号(R_addr1)=0)时，我遇到了错误。IEEE.std_logic_unsigned.all；使用IEEE.NUMERIC_STD.ALL；实体重新文件是通用的( N: integer:=4；-地址W的位数: integer:=16 -位数)；端口( clk : in STD_LOGIC；w_en : in STD_LOGIC；r_addr1、r_addr2、w_addr : in STD_LOGIC_VECTOR (N-1下降到0)；w_data，r_addr
浏览 1提问于2014-05-02得票数 0
回答已采纳
我不知道如何配置双端口RAM。我试图搜索答案，我找到了一些代码，但我不完全理解如何应用这些代码。此代码可以在以下链接中找到--> 。请尽快帮助我，我非常需要这个信息。
浏览 1提问于2013-05-10得票数 0
我试着编写我自己的真正的双端口内存模块，希望它能被推断为BRAM：
浏览 117提问于2020-02-20得票数 1
回答已采纳
我有一个用MIF文件初始化的单端口RAM mega函数。我想在Modelsim模拟后查看RAM的内容。有没有办法做到这一点？
浏览 0提问于2016-03-30得票数 1
我想要一个VHDL的RAM (可以在Xilinx，Altera上合成)带着下面的'catch‘-我该如何实现这一点？
浏览 1提问于2011-05-05得票数 1
回答已采纳
它目前有6个KVR13R9D4/8I DIMMS -我想再增加6个DIMM(48 of )，将这个工作站升级到96 of的RAM。不幸的是，金斯敦已经停止了这些DIMM。我的供应商告诉我KVR16R11S4/8I将工作，但我只想在花钱之前检查一下。
这两种DIMMS都是8GB，1.5V电源，ECC注册，有8个存储库，每个RAM芯片使用4位。不同之处在于:旧RAM为1333 The，为双级RAM，而新RAM为1600 the和
浏览 0修改于2016-07-25得票数 2
回答已采纳
我一直试图在VHDL中实现一个简单的双端口块RAM，但在仿真中没有产生预期的结果。use IEEE.std_logic_unsigned.all;
generic ( g_adress_width: integer:= 18; signal RAM : ram</em
浏览 2修改于2018-05-31得票数 3
回答已采纳
我有一个带有8x146GB单端口SSF磁盘(DG146ABAB4)的HP DL380 G5。
其中有几个失败了，我再也找不到任何新的单端口磁盘了。他们似乎都是双重港口。双口向后兼容吗？
浏览 0提问于2012-05-29得票数 6
回答已采纳
在一个全双工双口SRAM中，我试图读取数据并将数据从A端口写入B端口，而无需等待时间。module tb_fbdp_ram(); // Define our controlled signals reg csneed a register to store value to send on a write // Instantiate our DUT
fbdp_<
浏览 5修改于2022-09-27得票数 1
回答已采纳
1回答
我正在尝试访问一个单一端口块RAM。下面的代码是用来获取程序计数器PC所指向的指令。在使用代码中的“execute”状态从寄存器'a‘将数据写入RAM之前，我能够推断单个端口块RAM。但是，当我添加执行状态时，如代码所示，我将推断出双口RAM。有人能解释一下为什么会发生这种情况吗?谢谢
module RAM_param(clk,dat
浏览 0修改于2014-03-30得票数 0
回答已采纳
它启动了一个6/7年的东芝卫星A100 (32位塞勒伦双核1.6GHz，1.5GB内存)完美启动。XP安装在60 GB的内置硬盘上(宏碁Aspire One 722，Windows 7，内置320 GB硬盘，2GB RAM和1 GHz双核AMD处理器)和惠普Probook (第二代i3 Quad Core2.3 GHz，4GB RAM，内装500 GB硬盘上的Windows 7)，但不会在我的6个月前的桌面上启动(Compaq，64位2.3Ghz Pentium双核，4GB RAM</e
浏览 0修改于2013-04-10得票数 1
我们目前有一个带有微控制器的定制板，它通过双端口ram与PC/104 windows CE 5.0板通信。目前，我们使用来映射windows CE中的双口ram，这样我们就可以直接对其进行读写。
浏览 5提问于2013-03-26得票数 1
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号