回答情况：
提问时间：
问题标签：
我正在努力学习这里提供的基本例子。maj3.v input A, B, C; and(BC, B, C);testbench.v wire out;
maj3 DUT1(out, a,
浏览 0提问于2018-03-23得票数 0
回答已采纳
"0001111111000000“
我正在尝试使用Icarus Verilog编写一个测试台，它读取文件的每一行，并将每一行发送到一个.v文件，该文件将对文件的每一行运行一些简单的if语句(一种简单的分类算法
浏览 23提问于2018-01-03得票数 0
我尝试转储一个数组(reg 31:0数据31:0)，但我做不到。我尝试过在iverilog wiki中使用的方式：for (idx = 0; idx < 32; idx = idx + 1)这很管用，但有两件事发生了。
提前谢谢，为我
浏览 2提问于2013-12-01得票数 6
回答已采纳
我正在使用Icarus verilog来模拟一个相当复杂的设计。我发现在极少数情况下，我的模拟会“卡住”，也就是说，时钟不再滴答作响，信号似乎也没有变化。我怀疑这是因为我的设计中有一个组合逻辑循环。
浏览 8提问于2012-05-10得票数 4
回答已采纳
我知道基本的‘`include“filename.v命令。但是，我正在尝试包含一个位于另一个文件夹中的模块。现在，该模块还包括同一文件夹中的其他模块。但是，当我试图在最顶层运行模块时，我得到了一个错误。./IF/stage_if.v:2: Include file instruction_memory_if.v not found这里，我正在尝试制作一个MIPS处理器，它包含在"mips.v“文件中。这个文件的第
浏览 24提问于2017-11-23得票数 1
有没有人知道icarus verilog编译器中的语法是哪个文件？还有，哪一个有语法错误处理和打印？
提前感谢所有人
浏览 9提问于2015-11-26得票数 0
]);
for (i=0; i<10; i=i+1)begin end
endmodule 我试图用icarus
浏览 70提问于2020-04-25得票数 0
回答已采纳
我在Mac上使用iverilog，编译一些包含always_ff和always_comb块的代码有问题。ModelSim编译这些代码没有任何问题。是否可以配置iverilog以支持always_ff和always_comb块，或者编译器不支持它们？
浏览 3修改于2020-05-29得票数 3
回答已采纳
我在MACOS 10.8.5上设置了CGMiner 3.8.1 (甚至是之前的版本)，我有11个块中断程序，但CGMiner只看到10个，并且一直给出这个错误:扫描电镜: Icarus USB超时等待(
浏览 0提问于2013-11-13得票数 1
我正在使用v10的Icarus，Windows8.1，并且在编译一维数组时遇到了困难，例如： 0, 21840
浏览 3提问于2017-06-02得票数 1
回答已采纳
b00000110;for(i=0;i<4;i++)selector=selector+4'b0001;endendmodule 当我在ICARUSExit code expected: 0, received: 1 我希望它能在我的'ICARUS+GTKWAVE‘上成功运行，并给出一些波形输出，或者在EDA Playground在线模拟器上运行。
浏览 392修改于2021-08-01得票数 1
回答已采纳
这个问题是针对Icarus的(用10.3和11提供了相同的结果进行了测试)，因为我的工具没有任何错误(例如Yosys 0.9.0，Cadence Xcelium 19.09)。
浏览 3提问于2020-11-06得票数 1
回答已采纳
我一直想得到这段我一时兴起的代码。在大多数情况下，我认为我相信模块本身是好的。是测试台把所有的错误都抛出来了。/*It will run as a seconds handdwiref024input reset;
reg [25:0]counter = 26'd0
浏览 1提问于2016-06-09得票数 1
回答已采纳
我在用雨果·伊卡洛斯的主题。为了使用网站的全部宽度，我禁用了左侧的配置文件和右边的小部件，然后在后面的一个页面中禁用了一个页面的小部件。disable_profile = true+++
浏览 2修改于2020-06-20得票数 0
回答已采纳
我正在Windows 10上使用Icarus版本10.1.1，并试图编写一个动态内存分配器。
浏览 3修改于2016-10-18得票数 1
回答已采纳
我尝试使用Icarus编译一个带有测试平台的mux.sv设计模块，但得到以下错误vvp: array.cc:906: void compile_var2_array(char*, char*, int
浏览 35提问于2019-05-09得票数 0
我想知道为什么我的Iverilog编译器在模块的末尾抛出“我放弃”错误。错误是：module Division( input start, input [31:0] b, output [31:0] r reg[3
浏览 25修改于2020-06-24得票数 2
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号