腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
搜索
关闭
文章
问答
(9999+)
视频
开发者手册
清单
用户
专栏
沙龙
全部问答
原创问答
Stack Exchange问答
更多筛选
回答情况:
全部
有回答
回答已采纳
提问时间:
不限
一周内
一月内
三月内
一年内
问题标签:
未找到与 相关的标签
筛选
重置
6
回答
如何在Verilog中解释
阻塞
赋值
与非
阻塞
赋值
?
当涉及到绘制硬件图时,我对如何解释
阻塞
和非
阻塞
赋值
感到有点困惑。我们必须推断非
阻塞
赋值
会给我们一个寄存器吗?那么根据这条语句c <= a+b,c将是一个寄存器,对吧,但不是a和b?
浏览 1
修改于2014-12-12
得票数 26
回答已采纳
2
回答
阻塞
赋值
的左侧非法
我是第一次接触verilog。我正在编写10x16舍入移位寄存器的代码。你能帮我解决这个错误吗?还有没有什么优化可以做的? output [15:0] word_outinteger j; reg [15:0] word; begin begin end begin
浏览 3
提问于2016-05-11
得票数 0
3
回答
verilog always@(*)非
阻塞
赋值
我读过的任何地方都说过,不要在always@(*)块中使用<=运算符,但我的教授在我们的一项作业中使用了他的解决方案,他也在该行业工作。如果可以做到这一点,他们的理由是什么?
浏览 0
提问于2014-03-23
得票数 0
1
回答
对ref参数的非
阻塞
赋值
假设我想从模块中提取出非
阻塞
赋值
的实例。我可能会做类似以下的事情,从而达到同一任务的两个实例只是参数(ff_0和ff_1)不同的地步。begin count ++; end 相反,将分解出的
赋值
不太清楚为什么只允许
阻塞
对自动变量的
赋值
。当有未决的非
阻塞
赋值
时,不会有任何明显的自动变量消失的需求? 请问如何将非
阻塞<
浏览 12
提问于2017-08-30
得票数 0
回答已采纳
1
回答
通过
阻塞
赋值
和竞争推断的寄存器
我知道有
阻塞
赋值
,但它如何影响块的第一个语句,即always语句?使用非
阻塞
赋值
的第二个代码是:begin //b(entry) = bend //a = a(exit在这种情况下,是否是因为非
阻塞
赋值
而使always块并行执行?
浏览 1
修改于2015-09-03
得票数 0
2
回答
非
阻塞
赋值
在Verilog中的使用
以下示例(在state == 2'b01中)中的非
阻塞
赋值
用法有效吗?它的模拟效果很好,但如何合成呢?
浏览 43
修改于2018-06-09
得票数 0
回答已采纳
2
回答
为什么在Verilog函数中不允许非
阻塞
赋值
?
我读到过在Verilog函数中不允许使用非
阻塞
赋值
。有人能对此提出一个合理的解释吗?
浏览 0
修改于2020-06-08
得票数 6
1
回答
在verilog中是否有非
阻塞
赋值
的替代方案?
我使用了
阻塞
赋值
。在其他部分,必须使用非
阻塞
赋值
。我是否可以使用
阻塞
赋值
中的延迟来替代非
阻塞
赋值
...我不想在一个模块中混合这两个
赋值
module buffer(datain1,datain2,datain3
浏览 0
修改于2017-02-22
得票数 0
1
回答
SystemVerilog:自动变量不能为静态reg提供非
阻塞
赋值
。
当我实际做了一个静态寄存器之后,我就开始得到这个错误。task InitAutoRefresh; InitState <= (AutoRefreshCounter < AUTOREFRESH_CLOCKS) ? InitState : InitState + 1;
浏览 1
修改于2018-09-17
得票数 0
回答已采纳
4
回答
总是使用一个非
阻塞
赋值
的@* block -好的,坏的还是不相关的?
到目前为止,我读过的所有书中提到的一般经验法则是,你必须在由时钟上升或下降沿驱动的块中使用非
阻塞
赋值
。相反,组合逻辑描述必须使用分块
赋值
。这条规则对我来说很有意义,示例的作者完全遵循它。但是,我在其中一个生产代码中发现了以下Verilog片段: in_ready <= out_ready || ~out_valid;请注意,正在使用非
阻塞
赋值
我不认为在这种情况下有什么不同,因为没有多个
赋值
。然而,我似乎找不到任何对此的解释。所以问题是
浏览 0
修改于2012-06-21
得票数 9
回答已采纳
1
回答
当我在verilog中模拟非
阻塞
赋值
时,模拟时间没有提前?
module blocking( );reg b = 'b0;begin c <= #10 a; begin$stop;always endmodule
浏览 7
修改于2021-04-16
得票数 0
2
回答
Verilog:对变量<inc_data_int>混合使用
阻塞
和非
阻塞
赋值
不是推荐的编码实践
我有以下Verilog代码://////// // File na
浏览 0
修改于2013-05-07
得票数 1
回答已采纳
1
回答
SASS罗盘编译器
阻塞
多个
赋值
@每一个循环
下面是来自的一个示例 (sea-slug, blue, pointer), .#{$animal}-icon { border: 2px solid $color; }由于某些原因,它引发以下错误: 错误sass/屏幕.sas
浏览 6
修改于2014-04-11
得票数 0
回答已采纳
6
回答
如果其他
阻塞
,字符串
赋值
在里面?
这是不明确的行为吗?(因为字符串"True“、"False”和"Error“仅在块中退出并在某个块退出时被销毁):if (var1) {} else if (var2) { } else {}我想,开关语句也是如此。那么,我如何表达上述逻辑呢?struct bar { doubl
浏览 5
修改于2014-10-20
得票数 3
回答已采纳
2
回答
具有内部
赋值
延迟的
阻塞
语句和非
阻塞
语句的区别
下面两段verilog代码有什么不同?always@(in)和 always@(in)考虑到always块中没有其他行,那么输出会有什么不同吗?问题涉及幻灯片16 (请参见o5和o6输出)
浏览 0
修改于2013-08-27
得票数 3
1
回答
道格拉斯·史密斯在"HDL芯片设计“中的错误被纠正过吗?
这本书系统地犯了使用
阻塞
赋值
进行同步通信的错误,这导致了不确定的代码。在这种情况下,应该使用非
阻塞
赋值
。 这个问题在以后的打印中有没有修复过?
浏览 2
修改于2011-02-07
得票数 6
4
回答
Verilog
阻塞
分配
我知道在时钟进程中我们应该使用非
阻塞
赋值
,而在非时钟进程中,我们使用
阻塞
赋值
。在always@(*)语句中使用
阻塞
和非
阻塞
有什么区别吗?
浏览 1
修改于2015-06-01
得票数 3
3
回答
为什么在verilog中不允许将数据类型变量
赋值
总是
阻塞
?
我想知道为什么在verilog中总是
阻塞
内部不允许分配给有线数据类型变量?
浏览 1
提问于2017-06-25
得票数 3
回答已采纳
2
回答
非
阻塞
分配中的SystemVerilog分层引用
我在我的测试平台中看到了奇怪的行为,其中非
阻塞
赋值
充当连续
赋值
,而不是输出延迟一个周期的RHS。我的测试平台通过bind cache cov cov_top将一个模块"cov“绑定到cpu.cache上的DUT,并且在"cov”模块中有这样的非
阻塞
赋值
: import cachePkgcache.cntrl.LinkState; end而DUT中的cache.c
浏览 6
修改于2021-04-28
得票数 0
1
回答
什么时候确切地使用“
赋值
”关键字,何时使用"<=“运算符?
对我来说,"<=“和"=”之间的区别很明显,是非
阻塞
的和
阻塞
的,但除此之外,一些文献从“
赋值
”开始,还有一些甚至不使用这个关键字。示例:var_z <= a+b 谢谢。
浏览 2
提问于2016-01-18
得票数 7
回答已采纳
第 2 页
第 3 页
第 4 页
第 5 页
第 6 页
第 7 页
第 8 页
第 9 页
第 10 页
第 11 页
点击加载更多
领券