- 综合排序
- 最热优先
- 最新优先
台积电先进制程将涨价3%至10%
12月29日消息，据台媒《经济日报》报道，由于人工智能（AI）需求火热，导致台积电3nm先进制程产能供不应求。传闻台积电已与客户沟通，将自2026年至2029年连续四年上调先进制程晶圆代工报价。 报道称，研究机构预计，台积电2026年先进制程报价有望上涨3%至10%不等，个别先进制程及对不同客户调升幅度不一，但皆有望比2025年更高。此举主要是为了反映生产成本上升与产能供不应求。 虽然台积电向客户提出涨价诉求，客户仍踊跃预定先进制程产能，足见当前AI竞赛的激励程度。 这主要是由于英伟达、AMD等大客户的新平台陆续推出，加上博通等ASIC客户积极扩大AI应用领域，成为台积电3nm以下先进制程持续供不应求的关键动能。 有分析也认为，台积电3nm产能将供不应求，明年价格有望上涨3%。 对于涨价传闻，台积电此前曾表示：“公司的定价策略始终以策略导向，而非以机会导向，我们会持续与客户紧密合作以提供价值。”
24210编辑于 2026-03-19- 来自专栏芯智讯
持续采购先进EDA工具，联电发力先进封装
预计这将提供联电在晶圆堆叠（wafer-on-wafer）和芯片晶圆堆叠（chip-on-wafer）技术提供的3D IC规划及组装验证方案。 换句话来说，联电也将具备2.5D、3D IC与扇出型晶圆级封装能力，以满足客户先进封装之需求。 预计应与去年第四季度西门子EDA与联电合作有关，提供联电多芯片3D IC规划、组装验证。也就是说，联电也将能为其客户提供先进封装服务。 在此之前，联电进入先进封装领域有迹可循，除去年底与西门子EDA合作外，今年年初，联电也宣布携手Cadence共同开发3D IC混合键合（Hybrid Bond）解决方案，该方案联电也已准备就绪，整合跨制程的技术 联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验，拓展至2.5D、3D IC解决方案，力求卡位先进封装商机。 编辑：芯智讯-林子
43620编辑于 2023-08-09 - 来自专栏FPGA开源工作室
先进封装最强科普
近几年，先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中，将深入研究实现先进封装技术，如高精度倒装芯片、热压键合（TCB）和各种类型的混合键合（HB）。 AMD 可以设计 3 个芯片，一个CPU 核心小芯片和 2 个 IO 芯片。这 3 种设计覆盖了很大一部分市场。 先进封装！ 这就是我们要注意的地方，一些工具供应商将所有倒装芯片封装称为“先进封装”。SemiAnalysis 和大多数业内下游人士不会这么说。 因此，我们将所有凸点尺寸小于 100 微米的封装称为“先进”。 最常见的先进封装类别称为扇出。有些人会争辩说它甚至不是先进的封装，但那些人大错特错。 在先进封装中，有 2.5D 和 3D 封装。2.5D 涉及封装在其他硅片上的硅片，但较低的硅片专用于布线，没有有源晶体管。这通常以55 微米到 50 微米的间距完成，因此凸点密度高出约 16 倍。
1.4K30编辑于 2022-05-18 - 来自专栏数字芯片实验室
先进工艺下的SRAM
虽然SRAM目前仍将是主力存储器，但在先进工艺下使用SRAM有了新的挑战。 尽管SRAM的设计年代久远，但它已成为AI的主力存储器。 他们引入了一种称为3D V-Cache的技术，该技术将单独芯片上的额外SRAM缓存堆叠在处理器顶部，从而增加处理器内核可用的缓存量。额外的芯片增加了成本，但允许访问额外的SRAM。 如果物理学不允许更小的SRAM，那么替代方案将需要重新思考架构并采用chiplet，可以将更先进工艺的逻辑芯片与采用旧工艺制造的SRAM芯片相结合。 CUBE 堆栈使用DRAM作为存储单元，但也通过通孔进行3D堆叠。基本上，你可以提供从底部基板一直到SoC芯片的连接。它更具成本效益，因为DRAM不使用SRAM的六个晶体管。 CUBE可以提供足够的高密度，以取代SRAM到3级缓存。为了达到某些带宽要求，只有两种选择——提高时钟速度或增加 I/O 数量。
1K10编辑于 2024-04-15 3DIC先进封装制造联盟成立！台积电：已没时间按部就班！
9月10日消息，据台媒《经济日报》报道，在中国台湾国际半导体展（SEMICON Taiwan 2025）正式开幕之前，“3DIC先进封装制造联盟”（3DICAMA）启动大会于9月9日召开，共有约34家会员加入 台积电营运/先进封装技术暨服务副总经理何军则表示，“3D封装商机无限，但是这不是给心脏弱的人，要有大心脏、也要敢投钱”。 何军说，先进封装从3D走向3.5D、整合更深，任何小瑕疵都会被放大，在“还没完全定案就得量产、还要做到99%”的压力下，自动化搬运、第一时间侦测与跨公司即时支持必须成为基本盘。 台积电早在2008年投入先进封装，也因为先进封装让台积电拿下更多晶圆代工大单，提供客户完整服务。 何军直言，过去几代AI的演进，让客户产品上市时间越来越，因此，先进封装产能量产速度也需要加快。 台积电近年来积极布局先进封装，并已将先进封装整合为3DFabric平台纳入前段和后段技术，包括TSMC-SoIC 、CoWoS和InFO家族（如InFO PoP和InFO-3D）， 并计划5.5倍光罩尺寸的
21310编辑于 2026-03-20- 来自专栏科控自动化
4.2 先进的感测系统
没错，现实世界中不止有 Xo、 Yo、 Zo 这 3 个未知数，把误差 τ 也算在内，一共有 4 个未知数。想求出 4 个未知数就要用到 4 个等式。 更何况发射地有 3 处，这样一来就能从信号的强弱差异来判定位置。 但实际上，就算直接把上述想法拿来用也没法得到所期望的精确度。 前文提到了应用 3 个无线电波发射地来测定位置的方法，但是这个方法并不好用。这是因为墙壁等物体的反射会造成无线电波状态紊乱。 它使用了第 3 章介绍过的 BLE 技术这种省电的通信标准。 在开发应用时，需要事先进行试验，选择发送器信号的强度。此外，在设计时还需要考虑到各种各样的情况，例如接收器接收到强度为多少的信号时才会有响应，以及接收到多个信号时要怎么办，等等。
95210编辑于 2022-03-29 - 来自专栏reizhi
先进格式化 技术解析
先进格式化，英文称作Advanced Format Technology。是西部数据在部分绿盘产品中采用的新技术。 因此，西部数据率先将扇区容量扩大到4KB，该技术被称为“先进格式化”（Advanced Format）。 而在“先进格式 化”模式下，每4KB为一个扇区，相当于把之前的8个扇区合而为一，只需要一个同步/分隔区域和一个容量稍大的ECC校验区。 硬盘行业实际上早在十多年前就开始计划4KB扇区技术。 附：西数官方先进格式化PDF说明 http://www.wdc.com/……/2579-771430.pdf
63930编辑于 2022-09-26 - 来自专栏存储公众号：王知鱼
Cadence：UCIe 与先进 Chiplets 架构
随着定制芯片成本上升和AI需求增长，传统单一芯片设计已不再能满足市场多样化需求，而采用模块化Chiplets设计成为了一种趋势。这种设计方式可以优化性能、功耗并降低成本，同时允许设计师根据具体应用需求选择最合适的芯片节点组合。然而，在无标准Chiplets接口时代，每个Chiplets都需要独立设计接口，这不仅消耗大量资源而且延长了上市时间。因此，标准化Chiplets接口成为了推动行业发展关键因素，它能够促进Chiplets的重用，加快设计速度，并提高质量。
97200编辑于 2025-02-11 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：用于高性能计算的先进封装供应链分析
这些工艺受益于规模/整合；（3）靠近消费电子产品组装地，提供物流优势； （4）国家产业政策提供各种财政激励和税收优惠。 这种集成到一个封装中的方式在多个架构上有很大的创新，并且在尺寸（2D、2.5D、3D）和互连间距上进行缩放，这让人想起过去半个世纪前端器件的缩放。 当前的供应链成熟且复杂：冗长、有多个环节和接口。 国防部已拨款56000万美元用于定制和两用封装技术，重点关注3D异构集成。其中，38000万美元用于开发两用技术生态系统，预计到2027年该金额还会增加。 主要例子有堪萨斯州向Integra Technologies提供了超过3亿美元的激励措施，使其在威奇托州立大学附近设立一家封装厂。 3. 弱点 a. 封装产能限制 一些生产高性能计算（HPC）芯片的领先代工厂报告称，其先进封装产能大幅收缩，并表示目前的已安装产能已完全耗尽。
38600编辑于 2025-04-08 - 来自专栏科控自动化
4.1 先进的感测设备
然而，随着零件的小型化和高性能小型处理器的出现，市面上出现了具备先进能力的传感器。这类传感器能轻松地获取那些原来难以当成数据来处理的信息。 然而，使用这种先进的感测设备时必须注意一件事，即传感器的进化可能会造成“信息获取过剩”（图 4.2）。 综上所述，在应用先进的感测设备时，我们就需要考虑到传感器能在无意中获取什么样的信息。 RGB 是红（ Red）、绿（ Green）、蓝（ Blue）这 3 个英文单词的首字母缩写，由这 3 种颜色能进一步变幻出各种各样的颜色。 最近，计算机上的绘图软件也都普遍使用 R、 G、 B 这 3 个参数来调整色调。 那么 RGB-D 又是什么呢？
1K10编辑于 2022-03-29 - 来自专栏HONEYWELL
ABB RB520 3BSE003528R1 高度灵活的先进应用程序
ABB RB520 3BSE003528R1 高度灵活的先进应用程序图片公司越来越多地利用工业物联网(IIoT)的力量将过程和设备数据传输到云，并使用它来改善运营和效率并降低成本。 ABB 3BSE031155R1ABB PP865ABB PM866ABB 1784-KTABB PM511ABB FAU810ABB PFEA111ABB DSTD150ABB REF610C11LCLRABB GOP2ABB D674A906U01ABB PFCL201C 10KNABB TU810ABB 3HAB8101-18/09AABB KUC755AE105 3BHB005243R0105ABB KUC755AE105ABB 3BHB005243R0105ABB 086318-002ABB 086318-501ABB 5SHY4045L0004ABB FI820FABB PM864ABB PM864AABB 20.5*15.5*8.7ABB 3AUA0000110429ABB 5SGX1060H0003ABB 800PP846AABB PE1315AABB 81EU01H-EABB GJR2391500R1210
37010编辑于 2023-05-04 - 来自专栏FPGA技术江湖
谈谈相控阵雷达为何如此先进
F-16装上相控阵雷达后，火鸡变凤凰 下面，我们就来看看，相控阵雷达有哪些先进之处。 没有机械运动 相控阵雷达因为省去了整个天线的机械驱动系统，所以它的可靠性非常高，平均无故障时间远远高于传统雷达。 分身有术 相控阵雷达是否强大，跟“阵元”是否先进和阵元数量的多少有很大的关系。
1.4K30发布于 2021-08-13 传特斯拉Dojo 3芯片将由三星代工，英特尔将负责先进封装
过去Dojo 芯片的生产主要由台积电独家生产，但从第三代Dojo（Dojo 3）开始，特斯拉将转向与三星电子及英特尔合作，形成一套全新的供应链双轨制模式。 对于Dojo 3，特斯拉计划采用新的“D3”芯片，并将其与其下一代FSD、机器人及数据中心专用的“AI6”芯片整合为单一构架。 因此，业界推测英特尔可能需要为Dojo 3 评估新的EMIB 技术或进行相关设备投资。 值得注意的是，业界也预期三星电子正积极发展其超大型半导体所需的先进封装技术，未来也有可能进入Dojo 3 的供应链，尽管目前预计英特尔将率先进入。 报道强调，此次特斯拉供应链的重大调整，不仅展现了AI 时代对客制化高性能芯片及先进封装技术的迫切需求，也为半导体产业内的竞争与合作带来新的启示。
40310编辑于 2026-03-203D DRAM接近现实，研究人员使用先进沉积技术实现120层堆栈
近日，比利时微电子研究中心（imec）和根特大学的研究人员发布论文称，他们成功实现了在 120 毫米晶圆上生长了 300 层硅 （Si） 和硅锗 （SiGe） 交替层——这是迈向3D DRAM 的关键一步 该过程本身使用先进的外延沉积技术，就像用气体作画一样。硅烷和锗（含有硅和锗的气体）在晶圆表面被分解，留下精确的纳米薄层。 垂直堆叠层（3D）允许在相同的占用空间内使用更多的存储单元，从而在不增加芯片面积的情况下提高存储容量。成功创建 120 个双层表明垂直扩展是可以实现的，使我们更接近下一代高密度存储设备。 生长精确多层结构的技术可以推进 3D 晶体管、堆叠逻辑器件，甚至量子计算架构，在这些架构中，在原子水平上控制层特性至关重要。 编辑：芯智讯-林子
20110编辑于 2026-03-20- 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术
以下是本报告的第二章关于高性能计算相关的先进封装及异质集成技术的翻译总结。 用于小芯片和多芯片集成的先进基板 2. 键合间距缩放和组装工艺 3. ◆ HBM3 - 逻辑和逻辑芯片到芯片互连所需的每通道数据速率为4 - 6Gbps，每个硅节点转换时HBM数量将增加1.4倍，HBM3每个链路需要2048个I/O。 2.2.1 先进中介层和基板 该蓝图部分涵盖了具有硅通孔（TSV）和后端制程（BEOL）再分布层（RDL）的硅中介层，以及先进基板（硅、有机或玻璃芯，具有通孔和聚合物 - 铜RDL或铜 - 美国正在进行的《芯片法案》驱动的对本土前端晶体管工厂的投资也可以对混合键合和 3D IC 本土制造产生积极影响，并且对工厂的投资应该辅之以对混合键合和其他 3D 封装架构的投资。
93401编辑于 2025-04-08 - 来自专栏算法和应用
最先进的Sparse直接求解器
此外，这些方法检测密集子矩阵，这些子矩阵可以由基于多线程级别3 BLAS的密集矩阵内核处理。 我们将演示电路仿真产生的问题，近年来的改进如何显着提升直接求解方法。 detect dense submatrices which can be handled by dense matrix kernels based on multithreaded level-3
1.1K20发布于 2019-07-18 - 来自专栏阮一峰的网络日志
为什么Lisp语言如此先进？（译文）
============================ 为什么Lisp语言如此先进？ 3. 递归。Lisp是第一种支持递归函数的高级语言。 4. 变量的动态类型。在Lisp语言中，所有变量实际上都是指针，所指向的值有类型之分，而变量本身没有。
1.9K60发布于 2018-04-12 - 来自专栏光芯前沿
Marvell：AI驱动的先进封装技术
例如，7nm制程下若需达到性能目标，芯片尺寸约为 700 平方毫米，到 5nm制程则需增加 60% 的面积，3nm制程时面积更是大幅增长至 1900 平方毫米，到 2nm制程几乎是 3 纳米制程的两倍。 三、先进封装技术的创新之路 （一）集成技术的突破 为满足 AI 对硬件的需求，行业开始探索创新解决方案。3.5D 集成技术应运而生，它能在相同的占位面积内提供更多的硅片面积。 这一趋势推动了晶圆级系统概念的发展，如 Cerebras 的 W3 采用 5 纳米技术，构建了 43 个光刻版大小的无基板晶圆级系统。 近期，随着 3D 技术成熟，混合键合焊盘登场，当前间距约 2 - 3 微米。如 AMD 采用独特布线方式，将高层金属层置于两芯片间，实现极小的混合键合间距。 综上所述，AI 驱动的先进封装技术正引领芯片行业迈向新的征程。尽管面临诸多挑战，但创新的步伐从未停止。未来，我们有理由期待这一领域带来更多的惊喜与突破，为科技发展注入强大动力。
62010编辑于 2025-04-08 - 来自专栏镁客网
台积电三星激战的3nm，会是先进制程关键节点吗？
三星3nm计划到底存在什么问题？ 三星加码代工，力推3nm量产 首先，我们来看它拿下3nm有多厉害？ 后来尽管因为智能手机衰退和台积电先进制程而导致销售额下降，跌落到了全球第四的排名。 有分析表示，这些年为了与台积电在争夺先进制程工艺市场话语权方面，三星下足了功夫——投资、独立代工业务、挖人等。而取得现在的成果，三星代工技术能力和客户认可度的提升功不可没。 3nm GAA攻坚战 因此回到三星3nm不受关注问题上，我们很难不去重新审视一下技术。 三星采用的是3nm GAA。 同时，目前来说，GAA还不是唯一的技术方向，台积电提出的先进封装是推动制程发展的保守做法，而探索硅之外的新材料更是被业内认为是从根本上改变现有制程工艺限制的方向，这其中包括采用InGaAs、锗纳米线等新材料的
86210发布于 2020-02-21 - 来自专栏半导体先进封装
CoWoS、3D IC、Chiplet混战:先进封装的“技术路线之争“到底在争什么?
2025年末的半导体圈，三条技术新闻勾勒出先进封装的“三国杀”格局：台积电CoWoS产能缺口扩大至15%，英伟达Blackwell芯片交货期被迫延长；AMD MI300凭借Chiplet+3D IC混合架构 先进封装的本质是解决“芯片性能提升瓶颈”，当7nm以下制程逼近物理极限时，三种技术路线从不同维度冲击性能天花板，但核心诉求高度一致：实现更高算力、更大带宽与更低延迟。 其核心成本优势来自“制程混搭”：仅将核心算力芯粒采用5nm等先进制程，外围辅助芯粒采用28nm等成熟制程，使整体研发成本降低40%以上。 凭借在HBM存储领域的优势，三星通过“存储芯片+先进封装”的捆绑策略吸引客户，特斯拉165亿美元AI芯片订单即包含HBM与3D封装的配套服务。 台积电的3DFabric、英特尔的混合架构、三星的协同方案，本质都是“2.5D+3D+Chiplet”的异构集成。未来，谁能更好地整合三种技术的优势，谁就能在先进封装的终极竞争中胜出。
2.3K10编辑于 2025-12-18
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号