腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
搜索
关闭
文章
问答
(3)
视频
开发者手册
清单
用户
专栏
沙龙
全部问答
原创问答
Stack Exchange问答
更多筛选
回答情况:
全部
有回答
回答已采纳
提问时间:
不限
一周内
一月内
三月内
一年内
问题标签:
未找到与 相关的标签
筛选
重置
1
回答
如何为原理图创建VHDL测试平台?
then tmp_buffer:='0';end process;创建简单的原理图 以及用户约束文件(
Spartan
浏览 1
提问于2013-10-15
得票数 2
回答已采纳
2
回答
在Verilog中强制引脚到特定频率
using a bufgmux between the onboard and external clock//
Spartan
浏览 3
修改于2013-03-19
得票数 1
回答已采纳
1
回答
VHDL -设置传感器的采样率
编辑:我正在使用
Spartan-3
板连接模数转换器(ADC0804)。
浏览 0
修改于2012-10-15
得票数 0
回答已采纳
领券