回答情况：
提问时间：
问题标签：
1回答
我正在阅读Lpc2148手册，在静态Ram部分，我偶然发现
SRAM控制器结合了一个写回缓冲区，以防止在背对背写操作期间CPU中断。写回缓冲区总是保存软件发送到SRAM的最后数据.此数据仅在软件请求另一次写入时才写入SRAM。(仅当软件进行另一次写入时才将数据写入SRAM )。如果发生芯片复位，实际的SRAM内容将不会反映最近的写入请求(即，在“温暖”芯片复位之后，SRAM不反映最后的写入操作)。任何在重置后检查SRAM</em
浏览 0提问于2012-01-23得票数 3
我一直在研究引导加载器，并且对大部分的源代码都有一个解释，ROM代码在大多数芯片上，它们告诉芯片在启动后该去哪里，然后ROM代码将一小块代码加载到SRAM中。我的问题是DRAM需要一个控制器才能运行，但为什么SRAM不需要呢？谁控制SRAM？或者它是如何被控制的？另外，在系统对SRAM进行处理并且DRAM耗尽之后，会发生什么情况？
浏览 16修改于2021-12-10得票数 1
在一些嵌入式SOC设备上，芯片上提供了专用的SRAM。我的问题是：因此，通常将SRAM映射到非缓存地址空间。我知道SRAM的内容取决于应用程序，通常有一个特定的链接器部分将特定的数据结构映射到SRAM，以减少对这些数据的访问时间。例如，可以将中断向量表放入SRAM中，以减少访问时间并强制执行确定性中断处理。高速缓存SRAM将使SRAM访问不确定，因为可能发生高速缓存未
浏览 0修改于2012-10-29得票数 1
回答已采纳
30.某 SRAM 芯片的容量为512x8位，除电源端和接地端外，该芯片引出线的最小数目应为（30）。B.25D.19
浏览 108提问于2024-08-04
如何将16K x 32 SRAM转换为64K x 8 SRAM？16K x 32 RAM模块是不能在内部更改的单个单元，能够进行地址解码，具有三态输出，并支持读/写和芯片。
浏览 3提问于2015-10-18得票数 0
1回答
我正在编程一个ARM芯片(STM32F2)“裸机”。具体地说，我想读取外部SRAM中保存的值。通过阅读，我了解到这样的内存事务是通过FSMC (灵活的静态内存控制器)完成的。我了解如何为SRAM读/写操作初始化FSMC。(我必须将适当的GPIO引脚设置为正确的备用功能，修改一组控制寄存器等)。但是，我不知道如何启动，例如，读操作。初始化后，我应该触摸哪些寄存器来读取(或写入) SRAM？
浏览 2提问于2012-03-15得票数 4
回答已采纳
我目前正在玩STM32F303xx系列的芯片。它们的特点是核心耦合存储器(CCMRAM)，它允许执行代码，不像在F4系列中发现的CCM。我已经把关键的例程(例如ISR)放入CCM中，并想知道什么是最有效的设置，将中断向量表也放入CCM或正常的SRAM中，并且有点卡在那个SRAM中。有人能告诉我正确的方向吗？
浏览 4提问于2018-10-04得票数 6
回答已采纳
1回答
假设有一个单片机(就像我正在使用的cypress PSOC4芯片)。它在芯片内部包含一个闪存(用于存储固件)和一个RAM(可能是SRAM)。但是，闪存和SRAM应该在每次MPU通电时进行映射，对吗？
那么内存映射的配置存储在哪里？它是不是以某种方式在微处理器内部硬连线的？或者它存储在单独隐藏的一小块RAM中？
浏览 16提问于2016-07-17得票数 2
回答已采纳
我们正在尝试写入Terasic DE1 FPGA板上的静态随机存取存储器芯片，但是我们得到了与三态控制有关的错误。,output reg SRAM_CE_N,outputreg SRAM_UB_N,inout wire [15:0]
浏览 5提问于2012-04-18得票数 1
回答已采纳
我在做一个皮质-立方米芯片。堆栈空间是在源代码中使用bss部分上的未初始化数组保留的。AT>FLASH
__bss_start = .; __bss_end = .;我尝试在SRAM区域的开头为堆栈分配一个部分，这样我就可以检测出现使用错误的堆栈溢出。.data : { } >SRAM AT>FLASH
:
浏览 0提问于2012-01-15得票数 2
回答已采纳
ISR_Buffer从外部SRAM获取数据以填充缓冲区。SRAM中有两个大缓冲区。第一个是当前使用的，第二个是用于重新计算的。然后他们被交换。ISR_Timer设置指示main()的标志，以重新计算外部SRAM中的第二个缓冲区。在此之后，ISR_Buffer将使用该缓冲区。第一个用于下一次重新计算。重新计算大约需要1分钟。问题是main()和ISR_Buffer访问外部SRAM以及访问的内存都不是原子。函数在缓冲区重新计算期间将数据写入SRAM。ISR_Buffers读取数据以填充小设备缓冲区。如何解决这
浏览 2提问于2011-12-21得票数 0
我试图触发DMA通道来执行SRAM中的内存到内存的传输.通道抛出繁忙的标志，但是传输计数没有改变。start dma channel adr r1, *var *busy_dma and r1, r2 ldr r0, *sram_addr0x
浏览 3提问于2022-11-07得票数 -1
回答已采纳
2回答
我想知道是否有可能修改上述驱动程序，以防止适配器使用嵌入式SRAM，而使用系统RAM。如果是的话，该怎么做。我有一台带有Broadcom (BCM57780)以太网适配器的笔记本电脑，它显然有坏的内存芯片：它的全部功能(建立与路由器的连接，并连接到互联网)的几秒钟后，插入电缆。
浏览 0修改于2012-09-15得票数 3
我正在运行一个系统测试用例，其中QSPI、SRAM、DRAM和设备(外围)存储器MPU区域在ARM_MPU_RASR中是可共享的。测试用例正在执行SRAM到SRAM可缓存的复制操作。
浏览 4修改于2021-08-25得票数 1
回答已采纳
所以在我的定时生成器项目中，我需要一些SRAM的kB。代码如下： s_writeEnable<=0; //sram<
浏览 0修改于2021-01-23得票数 0
回答已采纳
在Arduino世界中，有一种常用的技术，您可以使用PROGMEM宏来将字符串和其他类似的数据保存在闪存中，而不是SRAM，以保持较低的内存使用率，同时牺牲一些性能- 。基本上，没有将这些存储在SRAM中，而是对一个闪存地址的引用，其中字符串是动态存储和加载的，以便保存RAM。我在想，也许整个程序映像必须加载到RAM中才能执行，但这是没有意义的，因为这些芯片使用的是哈佛架构，程序已经从FLASH中执行(而且这些芯片中的大部分都有比RAM大得多的闪存，因此整个图像永远不会被放入
浏览 5修改于2022-10-30得票数 1
回答已采纳
之后，测试平台将数据写入sda，从sda读取数据。然而，似乎红色圈出的区域也被SRAM读取，这使得SRAM在蓝色表示的区域中的MSB中显示1。实际上，SRAM应该从红色圆圈区域之后的区域读取。下面是代码的一部分 addr_x<=addr_x; SRAM[SRAM_LEN-cnt]<=sda;
READ_ADDR: begin // r
浏览 2修改于2015-12-23得票数 2
我不使用芯片选择或读取。接口工作，我可以发送数据到显示器，但它很慢。FSMC_NORSRAM_TimingTypeDef fsmc_norsram_timing_struct = {0};
sram_init_struct.Init.MemoryType
浏览 58修改于2017-01-24得票数 2
回答已采纳
精化问题备注：
使用MTD-Util工具的尝试失败，因为libmtd无法处理擦除块大小为零的操作。原始我正在尝试读写一个连接到运行Linux的ARM处理器上的芯片。我不在乎是否像文件、串行设备或内存分区那样与SRAM接口。SRAM芯片的现有设备驱动程序将该设备注册为MTD。我遇到的问题是，我无法与SRAM/MTD设备接口，因为当查看此设备时，所有的用户空间MTD/UBI&#
浏览 21修改于2017-10-23得票数 10
回答已采纳
在D2域中有SRAM1 + SRAM2 + SRAM3 (128 + 128 + 32 kB)。
*&
浏览 18修改于2020-11-30得票数 6
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号