回答情况：
提问时间：
问题标签：
2回答
每个处理器核心可以具有其自己的高速缓存。高速缓存是直写和直读。如果两个线程在不同的核心上运行，并且由信号量同步，那么在读取内存位置缓存时，会不会发生该位置的不同版本，或者它们是否以某种方式被处理器透明地同步？我对x86和RISC很感兴趣。
浏览 3提问于2014-03-29得票数 0
根据Intel 64和IA-32体系结构软件开发人员手册，锁定信号前缀“确保处理器在断言信号时独占使用任何共享内存”。它可以是总线或高速缓存锁的形式。我在多处理器环境中使用NASM进行开发，需要使用可选的获取和/或释放语义实现原子操作。
那么，我是否需要使用MFENCE、SFENCE和LFENCE指令，或者这是否是多余的？
浏览 0修改于2011-01-28得票数 6
回答已采纳
我希望能够在眼图上找到几个点(通常用于鉴定高速通信系统)，由于我没有图像处理的经验，我正在努力编写有效的方法。这是一些，它被格式化为带有相关x轴数据的一维数组。对于这个特定的示例，它应该每666个点(2 * int((1.0 / 2.5e9) / 1.2e-12))拆分，因为信号
浏览 0修改于2011-08-17得票数 6
我有一个10 MHz的高速时钟连接到处理器的TIM4输入捕获引脚(ch.3)。我想验证时钟是否以10 MHz的速度运行，并捕获处理器的输入。我用输入捕获模块对处理器进行了编码，它在较低频率(大约1 kHz左右)下工作得很好。一旦我开始将频率提升到MHz范围，处理器就开始错过中断，因此给我的频率是错误的。我的外部时钟为8 MHz，内核时钟为72 MHz，因此我可以想象我可以读取10 MHz信号。有什么想法吗？
浏览 0提问于2014-06-05得票数 4
自旋锁、信号量、原子变量、循环缓冲区、KIFIFO和RCU可以用于高速/大容量并发控制吗？这些材料包含在设备驱动程序中，以便了解更多信息。
浏览 17提问于2017-12-30得票数 0
我想创建一个信号处理算法，它需要在numpy数组中保存一些内部状态。为了提高速度，我用cython编写了代码，并将状态声明为全局变量，如下所示：cimport numpy as np
cdef np.ndarray delay_buffer
浏览 0修改于2013-05-13得票数 3
回答已采纳
我想要检测手机的网络连接是否很慢或很高速。它返回一个整数值，我得到了这些值(-39，-71，-31)。我的问题是，我们应该如何定义信号强度是好的还是差的。下面是我获取信号强度的代码：
ConnectivityManager cm = (Connectivi
浏览 38提问于2021-01-06得票数 2
我知道高速光链路需要更强的信号.例如，16 Gbps光纤信道收发器必须以-1.3 dBm发送，并以-10.3 dBm接收。如果低于这个值，它们将返回到8 Gbps的传输。
浏览 0提问于2021-01-24得票数 0
回答已采纳
我想以特定的数据速率传输特定的数据，而我的USRP不支持这种高速率，所以我在想是否可以通过任何方式更改我的内核( 2.6.35.7)来使移动设备传输信号，或者有什么应用程序可以做到这一点？请救命！
浏览 2提问于2012-07-08得票数 1
回答已采纳
我试图弄清楚如何将多个UVC (UVM验证组件)连接到同一个DUT，其中UVC不共享接口，但连接到DUT上的相同信号。 /* RTL */由于UVC的设计没有考虑其他协议，所以低速驱动/监控器只能与lowspeed_if连接，高速驱动这意味着有两个接口需要连接到相同的a、
浏览 11修改于2013-11-08得票数 2
回答已采纳
2回答
然后将有n个读取器线程等待由写入线程发起的某个信号来唤醒并从循环缓冲区读取。信号应该包含一个整数值，表示要读取的循环缓冲区偏移量。在c++中可以这样做吗？任何帮助都将不胜感激。由于我想要一个设计，可以处理尽可能接近高速，实时的流量，我想消除任何分配/取消内存分配。因此，循环队列将是启动时分配的连续内存块。我不确定你所指的排队是否与此相符。因此，我真正想要的是，当生产者完成了一个包含循环缓冲区中写入的最后一个字节的位置(偏移)的写入事件时，它就可以发布一个“信号”。这将避免需要一个锁定机制。当接收
浏览 5修改于2013-07-31得票数 0
回答已采纳
我正在评估一个嵌入式处理器体系结构，它提供了以下特性：applicationsWhat (视频/图像)处理器应该具备的好特性是什么，它有助于以功率/周期/内存高效的方式实现多媒体(视频/图像)信号处理应用。app
浏览 0修改于2010-11-12得票数 1
回答已采纳
对于信号处理，我需要计算比较大的C数组，如下面的代码部分所示。到目前为止，这还不错，不幸的是，实现是缓慢的。“口径数据”的大小约为150 K，需要对不同频率/相位进行计算。有什么方法可以显著提高速度吗？在MATLAB中对逻辑索引做同样的操作要快得多。
使用std：：载体，也没有明显的改善。
浏览 4修改于2016-02-19得票数 2
如果数据是每秒50K的信号，并且每个信号的最大大小仅为10字节，则最高速率。系统将在本地网络或同一台PC中使用，因此我们没有带宽限制。我们希望确保web-grpc平台能够覆盖每秒的速率。
浏览 31提问于2020-01-22得票数 0
考虑提供CPU高速缓存线对齐的编译器选项以实现更多的高速缓存命中。但在多线程或多处理系统中，保证优化代码的高速缓存使用将在运行时获得预期的高速缓存使用，而其他进程或线程也使用相同的高速缓存。
浏览 14修改于2018-02-10得票数 0
2回答
在理解FPGA对并行处理的好处方面，我遇到了一些问题。每个人都认为它是平行的，但在我看来，它并不是一成不变的平行。让我们看看这个例子：
我的数据信号出现在某个引脚上，每时钟周期1位。FPGA将接收这些数据，并且由于它已经在集成电路中得到数据，所以它可以立即开始处理。但这叫做串行处理，而不是并行处理。如果FPGA等待数据积累，然后并行处理，则可以说FPGA处理是完全并行的，但是等待大量数据到达有什么好处呢?如果我们等待8位数据，我们就会损失7个周期。那么，FPGA并行化的
浏览 9提问于2016-02-10得票数 2
回答已采纳
我正在从两个中收集数据，它们分别针对两个网格齿轮中的一个，如下图所示：正如所指出的，这个图表中的信号实际上有相同的频率。我知道每个齿轮上有多少齿，根据这些信息，我能够根据方波信号的频率精确地测量每个齿轮的转速。
为了测量频率，我将每个速度传感器信号连接到嵌入式控制器上的高速捕获计时器引脚上。捕获计时器自动检测方波信号的上升边缘，加载一个值表示转换发生时间的寄存器，并触发中断。每个信号的捕获点在图上用黄色表示。如果这两个信号具有完全相同的频率，这将是直接的，
浏览 3修改于2019-03-30得票数 9
根据ST提供的AN4666协议，DMA + GPIO可以实现高速的位敲击同步协议.生成N PWM脉冲( CLK信号)。与每个脉冲的下降边缘，我想用DMA设置一些GPIO。
浏览 7提问于2022-03-19得票数 -2
在每个处理器都有自己缓存副本的多处理器系统中，处理器如何知道从哪里获取数据的副本。因为它将存在于它自己的高速缓存中，也存在于其它相应处理器或主存储器的高速缓存中，即它将如何知道哪个副本是最新的副本
浏览 4提问于2013-09-07得票数 0
在使用英特尔编译器时，是否有办法更改高速缓存写入策略。我发现英特尔酷睿i7处理器一级高速缓存是一个写回高速缓存。
我的问题是:有没有可能调整编译器，使其将缓存策略从写回改为直写？
浏览 2提问于2012-06-29得票数 2
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号