腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
搜索
关闭
文章
问答
(2842)
视频
开发者手册
清单
用户
专栏
沙龙
全部问答
原创问答
Stack Exchange问答
更多筛选
回答情况:
全部
有回答
回答已采纳
提问时间:
不限
一周内
一月内
三月内
一年内
问题标签:
未找到与 相关的标签
筛选
重置
1
回答
Linux-内核Config -对称多处理支持-这适用于我的
CPU
吗?
Symmetric multi-processing support这意味着“多个
CPU<
浏览 0
修改于2021-06-04
得票数 1
回答已采纳
4
回答
多
CPU
、多核和超线程有什么区别?
有人能向我解释一下多
CPU
、多核和超线程之间的区别吗?我总是对这些差异以及在不同场景中每种架构的优缺点感到困惑。 多核
处理器
将所有
CPU
集成在一块
芯片
上,因此与多
处理器
相比,不同
CP
浏览 2
修改于2021-08-09
得票数 89
回答已采纳
2
回答
如何加强
CPU
套接字亲和性?
我知道有一些方法可以加强线程/进程亲和性,以将特定的线程/进程绑定到各种操作系统中的
CPU
/核心。我只是想知道是否有一种方法来加强
CPU
套接字亲和性。即强制将线程/进程绑定到可容纳多
处理器
芯片
的
CPU
插座。 这个问题的出现是因为每个
芯片
上的多
处理器
每天都在增加。
浏览 1
修改于2017-08-01
得票数 2
3
回答
内存仲裁器保护多少字节?
在阅读“理解linux内核,第三版”第2章第2.1节时,我遇到了以下陈述: 在多
处理器
系统中,所有
CPU
通常共享相同的内存;这意味着RAM
芯片
可以由独立的
CPU
并发访问。由于RAM
芯片
上的读或写操作必须串行执行,因此在总线和每个RAM
芯片
之间插入了称为存储器仲裁器的硬件电路。它的作用是在
芯片
空闲时授予对
CPU
的访问权限,并在
芯片
忙于处理另一个
处理器
的请求时延迟访问。一个ram
芯片
有多少字节?(这个问
浏览 3
提问于2010-09-28
得票数 0
1
回答
AMD
处理器
的意外
处理器
/核心计数
在我当时的天真中,我忽略了AMD
处理器
没有超线程的事实。我知道他们没有被称为“超线程”的精确技术,但我错误地认为他们的
功能
相当。所以我在一台有四个AMD Opteron
处理器
6276的机器上运行了脚本,输出是:64个逻辑
CPU
每物理
CPU
8核,== 32核。然而,有64个逻辑
CPU
。因此,我得出结论,机器启用了超线程。更复杂的是,/proc/cpuinfo中的
处理器
标
浏览 0
修改于2014-10-30
得票数 4
1
回答
在Android上找到移动
功能
我更感兴趣的是有关
CPU
的信息,比如它的处理能力,
芯片
组名称等等。我是在处理这个问题吗:1 MHz蝎子
处理器
,Adreno 205 GPU,MSM8255 Snap巨龙
芯片
组还是这个: 528 MHz
处理器
,高通MSM7225
芯片
组?
浏览 0
修改于2011-10-05
得票数 0
回答已采纳
1
回答
以太网PHY回溯
测试
的编码
我必须在Linux中编写以太网PHY回环
测试
。我从来没有做过,也不知道从哪里开始。经过一番研究,我想出了考试的计划,不知道有没有人能帮我核实一下,给我一些问题的指点。
处理器
->PHY0(
芯片
)->Ethernet开关(
芯片
)内部PHY->PHY 0(
芯片
)->
CPU
为了这个
测试
,我
浏览 10
提问于2011-11-09
得票数 3
3
回答
ThinkPad R51操作系统
如果仅仅因为操作系统无法适应硬件,就不得不丢弃这个
功能
的硬件,那将是一件遗憾的事。系统制造商:IBM2888M9U
处理器
制造商: GenuineIntel
处理器
版本:英特尔(R)奔腾(R)M
处理器
通用信息
处理器
名称: Intel P
浏览 0
修改于2018-06-21
得票数 4
2
回答
英特尔威斯特米尔2
芯片
组的
CPU
核心排序/编号
我用的是英特尔威斯特米尔
处理器
。韦斯特米尔的体系结构由12个
CPU
核心组成,配置在两片
芯片
上.这意味着每个
芯片
包含6个核心。 核0,1,2,3,4和5在一个
芯片
上,核6,7,8,9,10和11在第二
芯片
上核0,2,4,6,8和10在一个
芯片
上,核1,3,5,7,9和11在第二
芯片
上。有人知道
CPU
核心的排序/编号吗?
浏览 6
提问于2011-06-20
得票数 0
3
回答
不同硬件的编程模型
我告诉人们,使用GPU作为协
处理器
的主要问题之一是,您必须将数据从主机传输到GPU。有几个人接着问我有关AMD“
CPU
”的问题,以及图形内核和普通
CPU
内核在同一个
芯片
上的事实。我回避了这些问题,指出英特尔/AMD的
CPU
+GPU
芯片
将永远不会包含像专用的NVIDIA卡那样多的图形核心。问题是,我不知道AMD APU或Intel Sandy/Ivy Bridge
芯片
的编程模型是什么。 如何编写程序以利用AMD/Intel<
浏览 4
修改于2011-11-25
得票数 3
1
回答
如何使用JTag诊断ATSAM3x8E
处理器
?
我有一台3D打印机,使用的是基于arm cortex m3的
处理器
。坐了一段时间后,它甚至不会再通过usb端口在我的电脑上注册。我擦除了
芯片
上的内存,但它仍然不像以前那样在我的pc上显示为com端口。 我开始觉得是静电烧焦了
芯片
还是怎么的。主板上有一个jtag连接器。如何使用JTag连接器
测试
芯片
是否损坏?除了
芯片
,电路板上没有太多其他的东西。任何其他
芯片
都是步进电机之类的驱动器。而且usb看起来是直接连接到
cpu
的,但不要相信我的话。
浏览 10
提问于2015-05-25
得票数 0
1
回答
缓存到缓存延迟的基准
测试
我正在寻找一个能够测量
处理器
的缓存延迟和带宽的基准
测试
。特别是,我需要测量从一个内核到另一个内核的缓存到缓存的时间(包括不同的
芯片
和不同的插槽)。 需要一些在linux上运行的东西。目前,在最新的
CPU
上显示此类
测试
结果的网页也是一个很好的折衷方案。
浏览 0
修改于2014-11-18
得票数 0
1
回答
为什么proc/cpuinfo只显示在我的星系S4上的4个
处理器
我已经检查了我的银河S4的
CPU
信息。根据规范,S4有八进制
芯片
组:
CPU
:四核1.6 GHz皮质A15和四核1.2 GHz Cortex-A7 Features : swp half thumb fastmult vfp edsp neon vfpv3 tls v
浏览 0
修改于2014-06-27
得票数 1
3
回答
关于每个SM执行的CUDA线程数的说明
我是cuda编程的新手,我从“编程大规模并行
处理器
-动手方法”一书中了解到一个拥有128个SP(16个SMs,每个SP有8个SP)的G80
芯片
。对Intel和G80
芯片
进行了比较。英特尔
CPU
支持每个内核2到4个线程,具体取决于机器型号。其中,G80
芯片
支持每个SM 768线程,该
芯片
总共支持12000个线程。 我的问题是G80
芯片
可以同时执行768个线程吗?如果不是同时支持,那么英特尔
CPU
支持每个内核2到4个线程是什么意思?我们可以始终通过操作系统
浏览 4
提问于2012-09-17
得票数 4
回答已采纳
1
回答
gcc的__builtin_
cpu
_supports检查操作系统支持吗?
GCC编译器提供了一组来
测试
某些
处理器
功能
,例如某些指令集的可用性。但是,根据
CPU
线程,我们也可能知道某些
功能
可能未被操作系统启用。所以问题是:__builtin_
cpu
_supports内部函数是否也检查操作系统是否启用了某些
处理器
功能
?
浏览 12
修改于2018-02-08
得票数 8
回答已采纳
1
回答
在安装过程中同步超出范围
我试图在我的
CPU
中安装Ubuntu。Ubuntu版本是ubuntu-12.10-桌面-i 386,而我的
CPU
使用英特尔作为
处理器
。我询问了IRC #ubuntu的社区,他们建议我检查我的
芯片
组SIS 962 L是否支持Ubuntu。
浏览 0
提问于2013-02-20
得票数 0
2
回答
当使用多进程池时,工作进程的数量是否应该与
CPU
或核心的数量相同?
当使用Python多处理池时,工作进程的数量是否应该与
CPU
或核心的数量相同?例如,如果我有一个具有4个核心的
CPU
芯片
,是否可以在不降低性能的情况下运行总共4个进程的1个进程/核心?
浏览 0
修改于2017-01-07
得票数 0
2
回答
是Intel的PTT和TPM的等价物
英特尔PTT (英特尔平台信任技术)和TPM
芯片
的
功能
是否相同? 如果我有一块带有支持PTT的Intel
处理器
的主板,我会有和硬连线的TPM
芯片
一样的
功能
吗,例如支持裤子等?如何发现特定的英特尔
处理器
是否支持PTT?
浏览 61
修改于2020-09-30
得票数 7
1
回答
自定义L2内核之间的缓存共享
我试图创建一个多
芯片
多
处理器
设计,其中的L2缓存是私有的每个
芯片
。例如,我正在尝试创建以下配置: 2
芯片
,每个
芯片
包含2个
CPU
核,每个
芯片
有2个
CPU
核(每个都有自己的L1缓存)和一个L2缓存在两个
CPU
之间共享,最后,我将在2
芯片
之间共享主存。但我所理解的是,所有4个
CPU
共享两个L2缓存。但是我希望L2-缓存对每个
芯片
都是私有的。在gem5中有办法做到这一点吗?
浏览 1
提问于2020-03-16
得票数 1
1
回答
如何确定我是只需升级
CPU
,还是必须升级整个主板?
我一直在考虑将这个
CPU
升级到英特尔的i7
CPU
。看起来这个
CPU
对应于
cpu
-upgrade.com:http://www.
cpu
-upgrade.com/CPUs/Intel/Xeon/E5645.html上的这个 在上述页面的右侧,
cpu
-upgrade.com上有一个指向"Intel X58 Express“页面的链接(在"Intel E5645
芯片
组兼容性”下)。此链接指向此页面
浏览 0
修改于2016-12-28
得票数 1
回答已采纳
第 2 页
第 3 页
第 4 页
第 5 页
第 6 页
第 7 页
第 8 页
第 9 页
第 10 页
第 11 页
点击加载更多
领券