- 综合排序
- 最热优先
- 最新优先
- 来自专栏全栈程序员必看
vhdl与verilog hdl的区别_HDL语言
HDL特别是Verilog HDL得到在第一线工作的设计工程师的特别青睐，不仅因为HDL与C语言很相似，学习和掌握它并不困难，更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。 小析VHDL与Verilog HDL的区别 学习完VHDL后觉得VHDL已非常完善,一次参加培训时需学习Verilog HDL,于是顺便“拜访”了一下Verilog HDL，才发现，原来Verilog HDL也是如此高深，懵懂中发现Verilog HDL好像较之VHDL要多一些语句，是不是Verilog HDL就要比VHDL高级些？ 由于GDA公司本就偏重于硬件，所以不可避免地Verilog HDL就偏重于硬件一些，故Verilog HDL的底层统合做得非常好。 所以，Verilog HDL作重强调集成电路的综合；另外，学习过Verilog HDL的朋友应该知道，Verilog HDL很具有C语言的风格，不能说“所有”，但结果差不多，也具有C语言一样的不严密性。
98510编辑于 2022-11-08 - 来自专栏全栈程序员必看
Verilog HDL 快速入门
Verilog HDL 快速入门 Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。 世界上最流行的两种硬件描述语言是Verilog HDL和VHDL。 注意，VerilogHDL是一种描述语言，它和常见的编程语言C有根本的不同。
73820编辑于 2022-07-21 - 来自专栏OpenFPGA
Verilog HDL-同步技术
在芯片设计中，数据同步和在不同时钟域之间进行数据传输会经常出现。为避免任何差错、系统故障和数据破坏，正确的同步和数据传输就显得格外重要。这些问题的出现往往比较隐蔽，不易被发现，因此正确进行跨时钟域处理就显得极为重要。实现数据同步有许多种方式，在不同的情况下进行恰当的同步方式选择非常重要。以计算机中的南桥芯片为例，它通过不同的接口（如PCIe USB 吉比特以太网等）与外部设备相连。南桥通过不同的接口与外围设备相连，它与北桥之间是一个通用数据接口。南桥芯片中需要使用数据同步技术，目前，常用的同步技术主要分为以下几类：
85320发布于 2021-10-18 - 来自专栏TechBlog
Verilog HDL门级建模
⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。 基本概念 结构级建模: 就是根据逻辑电路的结构（逻辑图），实例引用Verilog HDL中内置的基本门级元件或者用户定义的元件或其他模块，来描述结构图中的元件以及元件之间的连接关系。 门级建模: Verilog HDL中内置了12个基本门级元件（Primitive，有的翻译为“原语”）模型，引用这些基本门级元件对逻辑图进行描述，也称为门级建模。 参考文献： Verilog HDL与FPGA数字系统设计，罗杰，机械工业出版社，2015年04月 Verilog HDL与CPLD/FPGA项目开发教程(第2版), 聂章龙, 机械工业出版社, 2015 年12月 Verilog HDL数字设计与综合(第2版), Samir Palnitkar著，夏宇闻等译, 电子工业出版社, 2015年08月 Verilog HDL入门(第3版), J.
87850编辑于 2023-02-16 - 来自专栏OpenFPGA
MATLAB Simulink HDL 快速入门
MATLAB / Simulink HDL 快速入门 我们将使用实例讲解MATLAB / Simulink HDL 使用入门。 现在我们可以创建 HDL 并将其导出到 Vivado 中使用。我们可以通过右键单击子系统并选择为子系统生成 HDL 来完成此操作。 如果要更改任何生成的 HDL 代码格式（即删除时钟启用），需要从 HDL 代码生成选项卡中选择全局设置选项。 生成代码后，将在生成代码的 MATLAB 窗口中看到一条消息。 然后可以将该 HDL 导入到 Vivado 项目中。生成的代码本身实际上是可读的，并且取决于我们对 Simulink 图的注释程度。例如，我可以命名状态图，这将反映在case语句名称中。
1.2K20编辑于 2023-11-06 - 来自专栏OpenFPGA
HDL Designer Series(HDS)介绍
HDL Designer—设计复用、创建和管理工具 HDL Designer Series 是Mentor Graphics公司独有、完善的硬件设计复用、创建和管理环境，广泛地应用在FPGA, 平台化FPGA HDL Designer可以实现HDL与图形方式混合的层次化设计，结合数据管理、版本管理、文档管理、设计流程管理等全面的设计管理功能，为大规模设计提供了有力的支持。 输入方式包括框图、流程图、状态机、真值表、基于接口设计(IBD)、表格式输入输出、HDL文本等设计输入描述方式。所有图形化设计输入都可以自动生成高效率可直接综合的HDL代码。 ? 图形化设计输入 代码质量检查 传统的方法评估一个项目的代码质量高低基于主观的评价，而HDL Designer避免了这一缺陷。 HDL Designer内置了不同的设计规则集合，同时，用户可以进行灵活的修改，来制订出适合本公司的设计规则。
2.3K20发布于 2020-12-30 - 来自专栏TechBlog
Verilog HDL行为级建模
⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。
68520编辑于 2023-02-16 - 来自专栏科学计算
Vivado生成HDL例化模板
在ISE的开发中，可以很方便的生成HDL文件的例化模板，但vivado中，很多同学并没有找到这个功能，其实功能还是有的，只不过在vivado中很多功能可以通过tcl脚本实现，因此Xilinx就把这些功能从图形化中去除了 下面我们看vivado中怎么生成HDL的例化模板。 首先要安装Design Utilities, 点击Tools->Xilinx Tck Store选项，如下图1所示。 ? 图 1. 把要生成例化模板的HDL文件设置为top文件，并点击Open Elaborated Design，如下图3所示。 ? 图 3. 好，到这里，就已经正确生成了HDL例化模板了。但每次都需要输入tcl指令还是略显麻烦，我们可以设置一个tcl的按钮，一键生成。
1.6K10发布于 2020-06-30 - 来自专栏瓜大三哥
串口通信控制器的Verilog HDL实现（三） 发送模块的Verilog HDL 实现
由于波特率发生器产生的时钟信号bclk的频率为9600Hz的16倍，因此在发送器中，每16个bclk周期发送一个有效比特，发送数据格式严格按照图13-3所示的串口数据帧来完：首先是起始位（发送端口tx
1.7K50发布于 2018-02-24 - 来自专栏瓜大三哥
DCM 模块的Verilog HDL 调用
DCM 共由四部分组成，如图12-6 所示。其中最底层仍采用成熟的DLL 模块；其次分别为数字频率合成器（DFS，Digital Frequency Synthesizer）、数字移相器（DPS，Digital PhaseShifter）和数字频谱扩展器（DSS，Digital Spread Spectrum）。不同芯片模块的DCM 输入频率范围是不同的，例如：Virtex -4SX 系列芯片，低输入模式的外范围为1~210MHz，高输入模式的范围为50~350MHz；而Spartan 3E 系列低、高两种
2.5K90发布于 2018-02-24 - 来自专栏OpenFPGA
在HLS中插入HDL代码
那么有没有能利用HLS的优点，又囊括HDL的优点的方法呢？今天就来介绍一种在HLS中插入HDL代码的方式，结合两者的优势为FPGA开发打造一把“利剑”。
2.6K10编辑于 2024-07-15 - 来自专栏FPGA开源工作室
MATLAB HDL Coder开发环境设置
MATALB HDL Coder+Simulink对于视觉开发人员来说比Vivado HLS更加友好。但是Mathworks的example一如既往的杂乱无章。 所以从现在开始我计划定期更新基于HDL Coder教程，希望对大家有所帮助。 ---- 所需软件版本：MATLAB 2018b + HDL相关工具箱。 使用Mathworks公司的HDL系列工具箱时，我们推荐使用Simulink开发环境，因为Simulink可以更好的对时序进行控制，通过使用工具箱提供的模块，还可以避免不可综合代码的出现。
1.5K10发布于 2019-12-05 - 来自专栏TechBlog
Verilog HDL基本语法规则
⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。
1.3K40编辑于 2023-02-16 - 来自专栏开源FPGA
浅谈Verilog HDL代码编写风格
所以这篇文章是写给一些刚开始学习FPGA、Verilog HDL的同学，我看过一些大神写的代码，然后尽量模仿大神写法，经过好几个大神的影响和自己的习惯摸索，最终算是总结出了一套自己的代码书写风格，当然我的代码风格还是一直在进化中 之前整理过一篇，如何高效的编写Verilog HDL——菜鸟篇，点击查看。 熟悉verilog的人都知道，Verilog HDL设计其实使用20%的语法就可以设计出90%以上的电路，其中最长用的便是always块了，用软件自带的IDE的话编写效率其实是很差的。
1.4K100发布于 2018-01-05 - 来自专栏全栈程序员必看
Verilog hdl与VHDL混用详解
Verilog hdl与VHDL混用详解 1.概述 由于在FPGA开发过程中，多人合作时可能遇到有人使用verilog hdl，有人遇到VHDL的情况，这就涉及到了verilog hdl 本文就是介绍verilog hdl与VHDL混合使用的方法，比给出示例。 包括两个方面： 1）Verilog hdl调用VHDL代码； 2）VHDL调用veriolg hdl代码。 2.Verilog hdl调用VHDL Verilog hdl调用VHDL很简单，只需要把VHDL的实体（entity）当成一个verilog模块（module）即可按verilog的格式调用 VHDL调用verilog hdl VHDL调用verilog hdl相对比较麻烦，需要先将verilog的模块（module）做成VHDL的元件（component），再进行调用。
2.9K21编辑于 2022-11-08 - 来自专栏瓜大三哥
块RAM的Verilog HDL调用
（1）单端口RAM 模式 单端口RAM的模型如图所示，只有一个时钟源CLK，WE为写使能信号，EN为单口RAM使能信号，SSR为清零信号，ADDR为地址信号，DI和DO分别为写入和读出数据信号。 单端口RAM模式支持非同时的读写操作。同时每个块RAM可以被分为两部分，分别实现两个独立的单端口RAM。需要注意的是，当要实现两个独立的单端口RAM模块时，首先要保证每个模块所占用的存储空间小于块RAM存储空间的1/2。在单端口RAM配置中，输出只在read-during-write模式有效，即只有在写操作
3.7K90发布于 2018-02-24 - 来自专栏全栈程序员必看
veriloghdl和vhdl比较_HDL语言
= =） 22 逻辑操作符不一样 AND, NAND, NOT, OR, NOR, XNOR, XOR等 该逻辑操作符运算结果跟Verilog HDL的位运算一样 &&(逻辑与), || (逻辑或), 其中逻辑左移SLL、逻辑右移SRL与Verilog HDL的左移<<, 右移>>一致 只有逻辑左移<< 和逻辑右移>>，没有算数左移、算数右移、循环左移、循环右移。
90120编辑于 2022-11-08 - 来自专栏瓜大三哥
串口通信控制器的Verilog HDL实现（四） 接收模块的Verilog HDL 实现
但凡涉及到双方通信的系统，接收机的复杂度往往都是高于发送机的，对于串口通信系统也如此。在接收系统中，起始状态和数据都需要依靠接收端检测得到，为了避免毛刺影响，能够得到正确的起始信号和有效数据，需要完成
1.5K50发布于 2018-02-24 - 来自专栏FPGA技术江湖
FPGA verilog HDL实现中值滤波
今天给大侠简单带来FPGA verilog HDL实现中值滤波，话不多说，上货。
1.5K30发布于 2020-12-29 - 来自专栏FPGA技术江湖
Verilog HDL 语法学习笔记
今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL语法可参见往期文章。 一周掌握 FPGA VHDL Day 7 暨汇总篇 一周掌握FPGA Verilog HDL语法 汇总篇 ? ? Verilog HDL 语法学习笔记 ? ? 一、Verilog HDL 简介 1.1 Verilog HDL 的历史 Verilog HDL 语 言 最 初 是 作为 Gateway Design Automation 公 司 （ Gateway 1.2 Verilog HDL 的特点 Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。 Verilog HDL 从 C 语言中继承了多种操作符和结构。Verilog HDL 提供了扩展的建模能力和扩展模块。
2.7K41发布于 2020-12-30
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号