- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA开源工作室
先进封装最强科普
近几年，先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中，将深入研究实现先进封装技术，如高精度倒装芯片、热压键合（TCB）和各种类型的混合键合（HB）。 台积电 N7将凸点间距降低到 130 微米，英特尔的 10nm 将凸点间距降低到 100 微米，这些进步被称为细间距倒装芯片。 先进封装！ 这就是我们要注意的地方，一些工具供应商将所有倒装芯片封装称为“先进封装”。SemiAnalysis 和大多数业内下游人士不会这么说。 因此，我们将所有凸点尺寸小于 100 微米的封装称为“先进”。 最常见的先进封装类别称为扇出。有些人会争辩说它甚至不是先进的封装，但那些人大错特错。 Tesla Dojo 1是集成扇出封装的另一个引人注目的例子，但在晶圆级。SemiAnalysis透露，特斯拉将在发布公告前使用这种包装类型。 在先进封装中，有 2.5D 和 3D 封装。
1.4K30编辑于 2022-05-18 - 来自专栏芯智讯
持续采购先进EDA工具，联电发力先进封装
换句话来说，联电也将具备2.5D、3D IC与扇出型晶圆级封装能力，以满足客户先进封装之需求。 也就是说，联电也将能为其客户提供先进封装服务。 在此之前，联电进入先进封装领域有迹可循，除去年底与西门子EDA合作外，今年年初，联电也宣布携手Cadence共同开发3D IC混合键合（Hybrid Bond）解决方案，该方案联电也已准备就绪，整合跨制程的技术 联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验，拓展至2.5D、3D IC解决方案，力求卡位先进封装商机。 编辑：芯智讯-林子
41720编辑于 2023-08-09 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：用于高性能计算的先进封装供应链分析
上一篇翻译了美国先进封装制造蓝图的技术分析部分(美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术)，这一篇来翻译一下美国对于全球先进封装供应链的分析，没有什么技术内容 此外，《芯片法案》中的国家先进封装制造计划（NAPMP）已拨款25亿美元用于先进封装的研发。 9.4.2 创新能力的引进 e.先进封装研究 《芯片法案》和国家先进封装制造计划（NAPMP）将在未来5年投资25亿美元用于先进封装研发。 随着先进封装业务向晶圆厂后端转移，光刻、蚀刻和化学机械抛光（CMP）正成为如晶圆上芯片封装（CoWoS）、混合键合等先进封装操作的关键制造工序。 先进封装设备 先进封装设备供应商在供应这些设备方面也面临着积压订单的情况。对于晶圆厂设备供应商来说，先进封装业务在其整体工具市场中所占份额较小，因此受到的关注较少。
35600编辑于 2025-04-08 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术
其目标是为美国制定一份可操作的先进封装路线图，基于异构集成路线图（HIR）并增添制造方法说明来实施 HIR。 以下是本报告的第二章关于高性能计算相关的先进封装及异质集成技术的翻译总结。 然而，近年来小芯片的出现导致FCBGA封装尺寸突然增加到80 - 100mm边长。据预测，在未来5 - 10年内，可能需要高达140mm x 140mm的封装基板尺寸来支持HPC异构集成。 共封装光学必须与单模和多模光纤无缝接口，从光纤到PIC的通道损耗在先进的封装中小于1dB。 在芯片临时固定阶段，所有芯片在相对较低的温度 120°C 下对齐，并在每个芯片≤10 秒的总时间内放置。这一步骤不能确保最终键合，但能保证足够牢固的附着，剪切强度 > 10N。
87601编辑于 2025-04-08 - 来自专栏光芯前沿
Marvell：AI驱动的先进封装技术
据估计，GPT - 4 可能使用约两万亿参数，运行需要 10¹⁶ 次浮点运算，即 10 petaflops。而训练它所需的计算量更是惊人，高达 10²⁵ 次浮点运算。 SRAM 密度增长与之类似，虽此前增长速度比航空速度快约 10 倍，但如今也面临无法继续缩放的困境。为实现性能提升，在每个制程节点都需要更多的硅片面积。 三、先进封装技术的创新之路 （一）集成技术的突破 为满足 AI 对硬件的需求，行业开始探索创新解决方案。3.5D 集成技术应运而生，它能在相同的占位面积内提供更多的硅片面积。 此外，充分利用 2.5D、3D、3.5D 堆叠等硅片封装设计能力，推动芯片技术发展。 (三）封装的变革与挑战 传统的 JEDEC 托盘尺寸已无法满足芯片封装需求，芯片封装尺寸急剧增长。 综上所述，AI 驱动的先进封装技术正引领芯片行业迈向新的征程。尽管面临诸多挑战，但创新的步伐从未停止。未来，我们有理由期待这一领域带来更多的惊喜与突破，为科技发展注入强大动力。
58110编辑于 2025-04-08 - 来自专栏光芯前沿
AMD先进封装技术：过去、现在与未来
APAC会议上AMd公司关于异构集成技术（Heterogeneous Integrated Technologies, HIT）主题报告，报告人为AMD异构集成技术部门高级技术人员Devin Wu，核心围绕先进封装技术 ，按“引言、AMD先进封装领导力、AMD芯粒（Chiplet）技术、未来方向”四大板块展开，内容如下： 一、引言：技术背景与传统缩放挑战 1. 二、先进封装：AMD的行业领导力 AMD通过“横向（2D/2.5D）+纵向（3D）集成”路线，引领先进封装技术演进，关键技术节点时间线如下： - 2015年：推出2.5D高带宽内存（HBM） 多尺度设计与工艺优化 针对不同互连间距（Pitch），需通过多尺度设计与工艺优化，保障翘曲控制与互连可靠性，具体间距分级如下： - 3D封装：互连间距<10μm； - 2.5D封装：互连间距 Domain Specific Accelerators）、异构内存（Heterogeneous Memory）； ③ 支撑技术：高速接口设计（HIGH SPEED INTERFACE DESIGN）、先进
95910编辑于 2025-09-03 - 来自专栏存储公众号：王知鱼
SMI：先进NAND封装在AI场景的应用
这种封装可以是一个芯片上集成多个存储单元，也可以是将多个 NAND 芯片以单个封装形式组合在一起。 2. • 性能提升：集成在同一封装中的 NAND 芯片可以通过共享数据通道和控制线路，提高数据传输速度和访问效率。 • 简化设计：使用单个封装简化了电路设计和PCB布局，降低了系统设计的复杂性。 • 突然的大规模顺序读取（50GB/秒）/ 写入（10GB/秒）带宽。 • 边缘设备可能只需要良好的推理能力。 • 在采用适当的数据压缩后，仍然需要16GB/秒的读取带宽，以提供每秒5到10个token的最低需求（针对小型语言模型）。 • 拥有数十GB设备的推理能力可能会变得随处可见。 参考： ONFI Workgroup 官网[1] 从1M IOPS到10M以上：增强NAND的数据访问能力 • 减少内存使用并将数据传输到NAND闪存，以支持推理应用。
57900编辑于 2025-02-11 - 来自专栏芯智讯
美国宣布：30亿美元投向先进封装研发！
11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 洛卡西奥声称，到2030年，美国将拥有多个大批量先进封装设施，并成为最复杂芯片批量先进封装的全球领导者。 目前尚不清楚，美国政府对于30亿美元的“国家先进封装制造计划”补贴申请是否也有类似的限制条款。 即便如此，已经有不少外国企业计划在美国设立先进封装厂。 比如，韩国芯片制造商SK海力士公司就曾表示，将投资150亿美元在美国建立先进的封装设施；亚利桑那州州长凯蒂·霍布斯也透露，该州正在与台积电进行谈判，可能在该州建设先进封装厂。 联发科旗舰SoC今年营收将达10亿美元，还将为Meta定制AR芯片！ 扎根中国23年，美国来源占比降至3%！泰瑞达如何助力国产芯片良率提升？
38510编辑于 2023-11-22 - 来自专栏IT大咖说
先进IC封装，你需要知道的几大技术
先进集成电路封装技术是“超越摩尔定律”上突出的技术亮点。在每个节点上，芯片微缩将变得越来越困难，越来越昂贵，工程师们正在把多个芯片放入先进的封装中，作为芯片缩放的替代方案。 然而，虽然先进的集成电路封装正在迅速发展，设计工程师和工程管理人员必须跟上这一关键技术的步伐。首先，让我们了解高级IC封装中不断出现的基本术语。 以下是在下一代IC封装技术中使用的10个最常见的术语的简要概述: 2.5 D封装 在2.5D的封装中，模具被堆放或并排放置在一个隔片的顶部，基于硅通孔(TSV)。 2016年，iPhone7上的16nm A10处理器和天线开关模组使用了扇出晶圆级封装（Fan-out Wafer Level Packaging，简称FoWLP）技术，取代了传统PCB，从而一举成为科技明星 投稿、约稿、转载请加微信：ITDKS10（备注：投稿），茉莉小姐姐会及时与您联系！ 感谢您对IT大咖说的热心支持！
2K51发布于 2020-10-19 - 来自专栏存储公众号：王知鱼
HBM，先进封装和能效的集大成者
这些裸片之间的通信并非通过传统的引线键合，而是通过一种名为“硅通孔”（Through-Silicon Vias, TSV）的先进技术。 02 2.5D封装的集成范式 为了将HBM堆栈与主处理器（如GPU或CPU）连接起来，业界采用了2.5D封装技术 18。 此外，采用硅中介层的2.5D封装工艺远比制造标准PCB和DIMM复杂且昂贵 1。这种经济和工程上的选择完全是由数据密集型计算的需求驱动的。 更多阅读 Tom Coughlin：未来10年，计算架构的发展趋势 主要内容：文章探讨了存内计算（PIM/CIM）技术，强调其核心目标是通过将计算逻辑集成到内存内部或紧邻内存单元，减少数据移动，从而克服传统计算架构中的数据传输瓶颈 Database Systems - MyDataBall », accessed August 22, 2025, https://mydataball.com/wp-content/uploads/2018/10
2.7K11编辑于 2025-10-09 - 来自专栏光芯前沿
Intel先进封装技术：从异构集成到光互连创新
在2025年IEEE第75届电子元件与技术会议（ECTC）上，英特尔发布了一系列关于先进封装技术的研究成果，涵盖CPO/OIO、嵌入式多芯片互连桥（EMIB）的下一代演进（EMIB-T）、光互联封装集成及高精度热压焊 芯片）的平均IL为-2.50 dB（标准差0.34 dB），无源耦合（10个OIO芯片）为-2.62 dB（标准差0.24 dB），两者性能相当，证明工艺稳健性； - Intel开发了一种光学测试处理器和测试仪平台 如图 10 所示，在没有适当光纤支撑的情况下，观察到严重的光纤损坏；而有光纤支撑时，所有光纤在振动测试后均完好无损，端面插入损耗变化极小。 将其与先进封装架构（如 Foveros 和 Foveros Direct）相结合，可实现更节能、更高带宽的光子封装。 ◆ 应用场景与实际效果 低温差TCB技术已在多个先进封装场景中验证其价值： ① EMIB间距缩放：在Xeon 6处理器（Granite Rapids GNR）中，将EMIB间距缩小20%，
2.6K20编辑于 2025-07-10 瞄准先进封装市场，传ASML将开发混合键合设备
据业内传闻显示，继此前推出了两款面向先进封装市场的光刻机之后，光刻机大厂ASML正大举进军半导体后端制造设备市场，主要聚焦于快速增长的先进封装领域。 根据韩国媒体The Elec报导称，ASML将与外部的零部件供应商合作开发先进封装所需的整套混合键合（hybrid bonding）设备。 2024年，ASML已推出首款面向半导体后段制造的设备TWINSCAN XT:260，这是一款用于先进封装的深紫外光（DUV）光刻系统，主要应用于在中介层上形成重布线层（RDL）；ASML还发布了整合DUV 此外，先进封装市场快速成长，相关设备商表现亮眼，这也成为ASML进军混合键合的重要因素之一。 贝思半导体（Besi）表示，其第四季末积压订单同比暴涨105%，主要受到了混合键合需求带动；ASMPT去年也预估，先进封装将占其总营收约四分之一。
20710编辑于 2026-03-19英特尔EMIB-T先进封装良率已达90%！
全球AI芯片竞赛的战火，已然从制程工艺蔓延至先进封装领域。当前，台积电CoWoS产能持续满载，供不应求的局面让下游厂商焦头烂额。 在此背景下，英特尔正以其EMIB先进封装技术杀入这一由台积电长期把持的市场。 良率突破的“含金量”：跨过门槛，但硬仗在后 对于英特尔而言，90%的EMIB-T先进封装良率无疑是一剂强心针。 其中，第二种封装方案确实有其优点，技术层面上效果看起来很不错。 这似乎也印证了，除了台积电以外，联发科和谷歌合作的Humufish（TPU v9x）可能还会选择其英特尔的EMIB-T先进封装技术路线。 这其中不仅是因为台积电仍在试图争取后段封装订单，更在于台积电需要严肃评估英特尔EMIB-T及载板的实际后端产出，避免其稀缺且昂贵的先进制程产能被错配。
24510编辑于 2026-05-06- 来自专栏全栈程序员必看
win10封装系统(sc封装)
【Win10系统封装教程】，本教程由浅入深的介绍了Win10系统封装的整个过程，从虚拟机的建立，到虚拟磁盘的分区，母盘系统的安装以及虚拟机BIOS的设置还有ES封装工具和SC封装工具的使用均有详细介绍， Win10系统封装教程需要用到的软件如下： 1：Win10系统封装母盘(立即下载)(注意：本教程使用的Win10系统母盘安装后就是Administrator账户因此可以直接封装，如果您使用的是其他母盘没有 到这里，我们的Win10母盘系统已经安装完毕了，准备工作已经可以了，接下来我们就开始Win10系统的封装操作了。 添加调用万能驱动助理(部署中)和KMS激活工具(部署后) 至此，SC封装工具的Win10系统封装过程就结束了，我们先关闭Win10系统的虚拟机，选择【关机】按钮，然后使用虚拟光驱加载我们的PE系统，进入 【Win10系统封装教程ES篇】，希望大家能够喜欢并支持爱学府软件园。
3.9K21编辑于 2022-07-29 - 来自专栏芯智讯
日本Resonac宣布在美国建先进封装和材料研发中心
11月22日，日本半导体材料制造商Resonac宣布，将在美国硅谷建立一个先进半导体封装和材料研发中心。 值得注意的是，11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 美国期望通过“国家先进封装制造计划”，到2030年将拥有多个大批量先进封装设施，并成为最复杂芯片大量先进封装的全球领导者。 显然，Resonac宣布将在美国硅谷建立一个先进半导体封装和材料研发中心，也是希望能够获得美国政府关于先进封装的相关补贴。 联发科旗舰SoC今年营收将达10亿美元，还将为Meta定制AR芯片！ 扎根中国23年，美国来源占比降至3%！泰瑞达如何助力国产芯片良率提升？
51310编辑于 2023-11-23 先进封装成突围关键，TEL如何助力中国客户技术跨越？
这些支出主要涉及TEL的多个研发中心和生产基地的建设： 位于宫城县黑川郡的第三研发大楼，2025年4月竣工，主要面向刻蚀设备； 位于熊本县合志市的工艺研发大楼，2025年10月竣工，主要面向涂胶显影设备 瞄准先进封装，TEL助力中国客户实现技术跨越 特别是在中国本土先进制程发展受限，芯片制造商纷纷转向通过Chiplet、3D集成等先进封装技术的来实现芯片性能提升的背景下，TEL也积极地顺应这一趋势，提供具有优势的设备 比如，面向先进封装与3D集成制造流程，TEL可以提供： 永久键合系统Synapse™ Si：可用于实现高精度、高产能的晶圆对晶圆（Wafer-to-Wafer）永久结合，是面向先进封装与 3D 集成制造流程中的核心设备 除了上述面向先进封装的设备外，TEL在传统晶圆制造环节的清洗和涂胶显影设备也同样具备强大的竞争力，并且部分型号也能满足先进制程的需求。 凭借贯穿晶圆制造到先进封装的全链条设备布局，TEL已成为全球半导体产业链中不可或缺的一环。
26210编辑于 2026-04-10- 来自专栏芯片工艺技术
半导体与半导体生产设备：Chiplet技术，先进封装，优选谁
两颗 M1 Max 的高速互联是苹果芯片实现领先的关键，苹果的 UltraFusion 架构利用硅中介层来连接多枚芯片，可同时传输超过 10,000 个信号，从而实现高达 2.5TB/s 低延迟处理器互联带宽 台积电：整合 3DFabric 平台，实现丰富拓扑结构组合 在 2.5D 和 3D 先进封装技术方面，台积电已将 2.5D 和 3D 先进封装相关技术整合为 “3DFabric”平台，由客户自由选配，前段技术包含 台积电更先进的垂直芯片堆叠 3D 拓扑封装系列被称为“系统级集成芯片”（SoIC），利用芯片之间的直接铜键合，具有更小间距。 先进封测技术涵盖 4nm 制程，突破国内顶尖封装工艺节点。 通富微电：绑定 AMD，晶圆级封装助力 Chiplet 全球封测行业龙头，先进封装耕耘优质客户。 通富微电成立于 1997 年，并于 2007 年深交所上市，主要从事集成电路封装测试一体化业务。
2K20编辑于 2022-11-16 台积电明年将对先进制程涨价10%
9月3日消息，据DigiTimes 报道，台积电计划从2026年开始对基于其先进制程工艺技术生产的晶圆价格提高5%至10%。 报道称，台积电新的定价策略反映了该公司在美国和中国台湾先进制造能力扩张的推动下增加的资本支出 （CapEx），同时打算保持利润率目标步入正轨。 与此同时，台积电还在中国台湾斥巨资同时建设多座尖端制程晶圆厂和先进封装厂，其中就包括多座2nm制程晶圆厂。 近日传闻还显示，台积电将于今年10月启动1.4nm晶圆厂的建设，预计总投资将达392亿至490亿美元，拟规划设立四座厂房，首座厂预计赶在2027年底前完成风险性试产，2028年下半年正式量产。 显然，台积电目前正面临产能扩张所带来的资本支出压力， 选择对先进制程晶圆涨价来分摊成本也并不奇怪，毕竟台积电目前在晶圆代工市场占据着绝对强势的地位（今年二季度的份额已达70%），特别是在尖端制程晶圆代工方面
11910编辑于 2026-03-19- 来自专栏芯智讯
投资900亿新台币，台积电宣布新建先进封装晶圆厂
7月25日消息，据中国台湾媒体报道，由于先进封装产能供不应求，台积电计划斥资近新台币900亿元（约合人民币206亿元），于竹科辖下铜锣科学园区设立生产先进封装的晶圆厂，预计创造约1500个就业机会。 据韩国媒体The Elec报导称，由于台积电CoWoS先进封装产能供不应求，台积电大客户英伟达考虑将其所需的第三代HBM（高带宽内存）及 2.5D 封装订单的10%交由三星电子。 凸显台积电CoWoS先进封装产能的吃紧程度。 台积电此前也表示，自去年起，CoWoS产能需求几乎是双倍成长，面对CoWoS先进封装产能爆满。 为此，台积电数月前就曾宣布，计划将CoWoS产能扩大40%以上，优先规划把先进封装龙潭AP3厂部分InFO制程转至南科厂，空出来的龙潭厂加大力度扩充CoWoS产能，竹南AP6厂也将加入支援，扩充先进封装制程 刘德音在此前的台积电股东会上就曾透露，受益于AI需求增加，客户端对于先进封装需求远大于台积电现有产能，迫使公司急需增加先进封装产能，在此状态下，会把CoWoS制程中的oS流程交由专业封测代工厂（OSAT
45220编辑于 2023-08-09 Intel 18A良率已有惊人提升，先进封装业务取得突破
Global Technology and AI Conference），英特尔副总裁John Pitzer公开驳斥了关于英特尔晶圆代工部门可能分拆的传闻，并强调外部客户对于英特尔代工服务（IFS）提供的芯片和先进封装解决方案均有着浓厚的兴趣 此外，先进封装业务正成为英特尔代工部门的一项快速增长的业务，这主要是由于台积电CoWoS 先进封装产能出现瓶颈。John Pitzer 证实，英特尔在一些先进封装客户方面取得了良好的成功。 这清楚地表明，英特尔的EMIB、EMIB-T 和Foveros 等封装解决方案正被客户视为台积电先进封装解决方案的有效替代。 John Pitzer 强调，目前客户的接洽是基于一种溢出效应（spillover effect），也就是大约在12到18个月前，CoWoS 供应极度紧张，许多客户来到英特尔寻求其先进封装产能，使得英特尔当时对该业务感到非常兴奋 然而，尽管英特尔当时可能低估了先进封装业务的潜力，并且在让Foveros 达到预期目标方面表现可能稍逊一筹，同时台积电在增加CoWoS 产能方面做得非常好，但这段经历带来了重要的改变。
34910编辑于 2026-03-20
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号