如何在Quartus II中分配引脚

Question

我们正在考虑将一些代码移动到CPLD或FPGA中，以使其更快。我以前曾与Xilinks和他们的工具套件合作过，但出于某种原因，我们决定这次使用Altera，所以我尝试适应Quartus II。

特别是，我正在寻找一种方法来明确分配引脚到我正在使用的芯片。在Xilinx中，我会编辑netlist文件，但是在Quartus中找不到这样的东西。有一个程序(赋值=> Planner)可以做到这一点，但是它有一个笨重的GUI，我更喜欢在文本编辑器中编辑引脚，所以我的两个问题是

A:我如何找到存储引脚分配的文件？它没有列在我在项目导航器中的文件中，但是我在Planner中分配的引脚从一个会话一直到另一个会话，所以它们必须存储在某个地方。

这是个可怕的主意吗？

IDE是Quartus II 10.1开发工具包是MAX II开发委员会语言是VHDL

编辑:现在，我遇到了一个问题，我正试图通过USB与Dev接口。我给它做了一个串行数据接收器，并给了它一个引脚数据。Dev有一个USB接收器，所以我试图将din映射到USB连接器上的任何一个引脚。根据我拥有的一个文件(rm_maxII-develop_board-rev1.pdf)，USB连接器位于“板指定U13”上，但是当我进入PLanner并尝试分配它时，就没有PIN_U13了。我怀疑这是一个错误的pdf，而不是在Pin规划师，但seing，因为我从来没有与Altera产品，我非常困惑。

Answer 1

( A)您需要编辑*.qsf文件，并添加类似于以下内容的行：

set_location_assignment PIN_AP30 -to qdr_q[35]

( B)虽然我有时会在设计的早期阶段使用引脚规划器，但在修改引脚、从设计中添加或删除VHDL文件等时，我几乎只会直接编辑qsf文件，以确保在进行重大更改(特别是优化或编译器设置)时完全安全。我将确保Quartus没有运行。自从夸尔图斯出来后，我就一直这样工作，没有任何问题。

一旦您的设计被编译，您可以参考*.pin文件来查看FPGA的最终输出。特别是，请参考指示是否手动分配引脚的列，因为没有指定到某个位置的任何引脚在每次重新编译芯片时都会发生很大变化(如果您已经制作了一个PCB！:)，这将是次优的。