如何确定设计使用的切片数量

Question

我已经使用Xilinx ISE用VHDL实现了一个16位的ALU和一个寄存器文件。有人问我我的设计使用了多少切片，我不知道如何回答这个问题。我不是在处理某个特定的芯片或模拟某个芯片，我只是编写了vhdl，并使用测试台对其进行了调试。

有没有办法让ISE生成我的设计使用的切片数量？或者我需要遍历我的所有代码并计算我的操作？或者它就像定义我使用的组件类型一样简单？

Answer 1

呃，我想通了。

诀窍是单击您想要获取切片计数的任何模块，并通过转到Source->Set as top level module将其设置为顶级模块。完成后，在Processes窗格下(确保该模块在Sources窗格中仍然突出显示)转到Synthesize - XST并双击“查看合成报告”。然后，该模块的切片数量将在该报告中列出。

Answer 2

要获得您的设计将消耗哪些资源的真实视图，请使用地图报告。实施设计，并在映射报告文件中查看设计中每个模块的使用情况(片、片寄存器(或触发器)、LUTS、LUTRAM、BRAM、DSP等)的分层报告。在ISE 13.2中，这是您的_map.mrp文件的第13节。您可能需要在map中启用-detail开关。

切片可以是一个欺骗性的指标(尤其是在地图报告之后)，因为如果只使用切片的单个元素，它会将整个切片视为已用。您必须了解切片中的内容，才能真正理解使用数字的含义。例如，Virtex 6每片有8个触发器和4个6输入LUTS。

如果只看合成号(片触发器和片LUTS)，您可能会错过设计使用的任何网表黑盒(即核心元件、microblaze、系统生成器或以网表形式提供的第三方IP )。