将Xilinx ISE RTL/技术原理图导出到网表文本文件中

Question

我在Xilinx ISE上使用VHDL在我的项目中生成寄存器传输逻辑的原理图。我知道ISE在发布RTL和技术原理图之前进行了大量的优化和门级缩减。我想要做的是将这些原理图的网表导出到某个文件中，以便我可以将其用于我自己的程序。有没有办法做到这一点？我一直在阅读有关ngc文件的内容，但合成时生成的ngc文件的内容完全没有意义。

如果你以前这样做过，请让我知道，我很想看看这是如何做到的。如果在ISE上不可行，你能推荐一个可以做到的工具吗？

Answer 1

EDIF是一种描述网表的行业标准格式-有许多工具可以解释它们，你可以很容易地使用自己的工具，因为它是一种有文档记录的文本格式。

您可以通过运行ISE套件中包含的Xilinx工具ngc2edif将.ngc转换为edif文件。