如何使用Tcl脚本进行简单的Aldec Active-HDL波形仿真？

Question

拥有一个简单的测试平台，比如：

entity tb is
end entity;

architecture syn of tb is
  signal show : boolean;
begin
  show <= TRUE after 10 ns;
end architecture;

Tcl图形用户界面允许在"all.do“中使用Tcl脚本进行模拟和波形查看，该脚本具有：

vlib pit
vcom -work pit tb.vhd
vsim pit.tb
add wave sim:/tb/show
run 20 ns 

在ModelSim图形用户界面控制台中的Where to do all.do将生成库、编译、加载tb模型，并显示波形：

​

​

如何用Aldec Active-HDL仿真器为类似的仿真做一个类似的简单Tcl脚本？

Answer 1

用于Tcl的Aldec Active-HDL文档对于如何在GUI中使用Tcl非常含糊，但是有足够的时间进行反复试验，并给出了积极的结果。

似乎需要创建具有设计的工作区，从而创建一个用于工作的库，然后可以将设计文件编译到库中。

Active-HDL生成的Tcl脚本为：

workspace create pit    # Create workspace namded "pit" and open this
design create -a pit .  # Create design named "pit" with "pit" library as work and add to workspace
acom $DSN/../tb.vhd     # Compile "tb.vhd" file with location relative to workspace
asim work.tb            # Load simulator from work library
add wave /tb/show       # Add wave "show" to waveform
run 20 ns               # Simulate 20 ns

这将给出波形：

​

​