
因此,从这个图表中,我试图弄清楚这些答案是如何产生的?有人能给我解释一下吗?
A)寄存器R0至R2总共需要32个逻辑单元,每个单元使用在移位寄存器中操作的1个MLUT来实现3级移位寄存器。模式。
B) R3需要32个逻辑单元,每个逻辑单元实现一个RC加法器,在只读存储器模式下使用1个进位和1个MLUT。
C)在ROM模式中,减法器和加法器各自需要使用1个MLUT的16个逻辑单元
D)在ROM模式下,比较器需要16个逻辑单元和1个MLUT。
发布于 2013-07-09 05:11:04
我假设您正在Xilinx FPGA上工作,我不确定为什么每个组件只有1个MLUT,但我将尝试解释一下。
理解这一点的一种简单方法是理解逻辑单元包含单个查找表( LUT ),而MLUT只是一个具有存储功能的LUT。每个LUT能够为一组6个输入输出1位(对于较新的Xilinx FPGA系列)。因此,对于每个1位输出,您将需要一个LUT。
ROM ) R3需要32个逻辑单元,每个逻辑单元实现一个RC加法器,在
模式下使用1个进位和1个MLUT。
C)在ROM模式中,减法器和加法器各自需要使用1个MLUT的16个逻辑单元
很容易落入所描述的类别。
现在,让我们来看一下特殊情况:
A)寄存器R0至R2总共需要32个逻辑单元,每个单元使用1MLUT在移位寄存器中操作来实现3级移位寄存器。模式。
消耗32个逻辑单元,因为它在Xilinx MLUT中使用了一种特殊的操作模式,即移位寄存器。
ROM )在
模式下,比较器需要16个逻辑单元和1个MLUT。
比较器需要16个逻辑单元,因为每一级的结果都依赖于前一级,就像加法器一样。因此,您需要其中的16个才能正确地比较结果。
必须注意的是,上述描述仅适用于Xilinx FPGA,而不适用于来自其他公司的FPGA。其他公司的FPGA有不同的设计方法,不能直接翻译或比较。
我建议您在Xilinx的资源网站上阅读有关如何构建LUT和CLB的信息。这应该会让你更好地理解。
希望这能有所帮助。
发布于 2013-03-05 00:35:28
什么是MLUT?这取决于您的FPGA架构。只需使用您的供应商提供的合成工具来获取您设备的编号即可。
https://stackoverflow.com/questions/15189914
复制相似问题