回答情况：
提问时间：
问题标签：
在verilog中，我们如何在testbench中使用实数(例如，在testbench代码中输入ip核(浮点)的数据)，如何添加这些数字？
浏览 2修改于2022-08-07得票数 -1
我在verilog做了一个低通滤波器。我也为它做了一个实验台。主verilog代码的编译似乎没有任何错误。但是，当我试图编译testbench时，我遇到了一个无法解决的错误。以下是代码：reg clk;reg clk_enable;reg reset;
//some other code
浏览 2修改于2020-06-20得票数 0
回答已采纳
然后，我用Design Compiler综合了Chisel生成的Verilog代码。我想验证RTL和Gate-Level的行为是否匹配。如何共同模拟合成的Verilog网表和原始的Chisel testbench？
有没有一种简单的方法可以模拟生成的Verilog网表，而不需要重写Verilog测试平台？
浏览 1提问于2018-05-03得票数 4
我的代码中有一个参数"cdefile“，其值是文件名。此文件是在verilog文件所在的同一个目录编译过程中动态生成的。但是，在模拟过程中，verilog模拟器无法打开该文件。我试着走完这条路
参数cdefile =“/home/mem/testbench/Memy.十六劳”，那么verilog模拟器就能够读取文件的内容，并且输出结果和预期的一样。我不想给出文件名的完整路径，因为路径是动态
浏览 7提问于2022-05-04得票数 -2
1回答
这是一个问题: Verilog代码和用于检测给定数字输入范围的testbench。如果输入号码在12到49之间，那么输出是'1‘，否则'0’。范围应该容易编程。这是否适合这个问题的代码？而且. $display("Input: %d does not lie between 12 and 49",x);
浏览 0修改于2020-12-23得票数 4
回答已采纳
在 Page3图1中，作者展示了分层访问网络的系统verilog包。package stimulus_pkg; task run(); #5 testbench_Top.R = 1'b0; end endclass我在EDAPlayground中尝试了一下，代码像我预期的那样失败了
浏览 1提问于2018-08-08得票数 0
你好，我正在用Xilinx编写一个Verilog程序，无法让测试平台产生工作。`timescale 1ns / 1ps
reg u_tb,clr_tb, clock_tb;
Lab3
浏览 1提问于2017-03-10得票数 0
我已经尝试了多种方法，现在我有点绝望了。我试着在我的测试平台中设置这个时钟，问题出在模拟中，它不工作，或者我的模拟似乎冻结了。我知道一定是闹钟的问题。 forever begin #10 clk = ~clk;end reset = 0; #20 L = 0; R = 0; H = 1; #30 L = 0; R =
浏览 0提问于2014-07-24得票数 1
回答已采纳
当我启动testbench时，它将指定初始启动时间为t1、输入a和b，而当cout为1时，它将将最后时间设置为t2。最后，延迟是t2和t1的减法。parameter N = 16;wire[N-1:0] sum;wire cout
浏览 1提问于2018-02-14得票数 0
我需要在一个文件中一个接一个地写两个来自Verilog模块的变量。在单周期信号freq_rdy的上升沿更新变量。我正在使用下面的代码。; $fwrite(write_file1,"%d \n",testbench.UUT.read_controller.frequency_i);
@(posedge freq_rdy_2)
浏览 2修改于2020-12-29得票数 0
我希望能够通过管道将信息从System Verilog testbench传递到c++程序。有没有办法实现这一点。
浏览 1修改于2019-04-20得票数 0
我在用Verilog做64位移位寄存器。当我尝试testbench中的代码时，我只得到xxxxxx作为输出，直到所有的位都被移开。我不知道问题出在哪里。下面是我带testbench的代码和结果： parameter n =bit flipflop
assign shift_out = ff [n-1:0]; //give the o
浏览 2修改于2020-04-24得票数 1
回答已采纳
为了测试单个周期的mips cpu，我尝试使用下面的符号从testbench初始化寄存器。然而，Quartus verilog编译器抱怨它找不到对象引用。是否支持上述内容？我在内存中加载指令时遇到了类似的问题，我不想在测试平台上这样做，而不是在IM中硬编码或更改它。TestBench.v CPU.IM.IMReg[i] = 32'b0; CPU.v//inputsout);
input [31
浏览 3修改于2015-11-30得票数 0
1900 ns; load <= '1' after 2700 ns, '0' after 3000 ns;在verilog中，我们可以有一个初始块，它只分配一次值。也可以有多个初始块。我没有尝试过这个，但
浏览 4修改于2014-06-02得票数 1
回答已采纳
如何在系统Verilog中声明初始化嵌套关联数组？$cast(t, timings["A"]); // t = {"B" : "C"}$display("%s", t["B"]); 上面的代码会导致编译器错误"testbench.sv" 2
"Syntax error. Unexpected
浏览 43提问于2019-04-16得票数 0
回答已采纳
我理解，如果我想包含所有Verilog文件，我可以通过添加这样的文件来实现：它接受all_new2文件夹中的所有文件，并将testbench.v.v设置为顶层模块。
浏览 7提问于2020-06-30得票数 0
回答已采纳
Device family: Cyclone II>> quartus_eda --gen_testbench --check_outputs=on --tool=modelsim_oem --format=verilog grindar -c grindar {--vector_source=/home/johan/Projects/Studies/vhdl/labs/lab1/and_
浏览 4提问于2015-09-14得票数 9
在Verilog中%操作符的范围是多少？在C中，我知道如果我写数字%10，那么输出在0到9之间。但是我尝试了Verilog，结果是-9到9之间？为什么会这样呢？enter code hereinteger i;initialfor(i = 0; i < 9; i
浏览 3提问于2017-02-27得票数 0
回答已采纳
在下面的Verilog testbench代码中，我得到了从time=0到time=30的监视器输出，但是在那之后，我没有得到直到time=70的监视器输出。 2'b10:out<=in[2]; endmodule
浏览 0修改于2018-07-05得票数 1
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号