回答情况：
提问时间：
问题标签：
我必须在Linux中编写以太网PHY回环测试。我从来没有做过，也不知道从哪里开始。经过一番研究，我想出了考试的计划，不知道有没有人能帮我核实一下，给我一些问题的指点。处理器->PHY0(芯片)->Ethernet开关(芯片)内部PHY->PHY 0(芯片)->CPU用特定的MA
浏览 10提问于2011-11-09得票数 3
在金牛座，我偶然发现我们可以使用金牛座进行实时报告，然后使用jmeter，我可以看到服务器的CPU，内存利用率，服务器代理正在运行基于PID.How的服务我可以使用金牛座实现同样的效果吗？下面使用金牛座： - module: monitoring - address: 192.168.0.1:4444 - disks
- memory
浏览 0修改于2017-08-10得票数 0
韦斯特米尔的体系结构由12个CPU核心组成，配置在两片芯片上.这意味着每个芯片包含6个核心。
核0,1,2,3,4和5在一个芯片上，核6,7,8,9,10和11在第二芯片上核0,2,4,6,8和10在一个芯片上，核1,3,5,7,9和11在第二芯片上。有人知道CPU核心的排序/编号吗？
浏览 6提问于2011-06-20得票数 0
我擦除了芯片上的内存，但它仍然不像以前那样在我的pc上显示为com端口。
我开始觉得是静电烧焦了芯片还是怎么的。主板上有一个jtag连接器。如何使用JTag连接器测试芯片是否损坏？除了芯片，电路板上没有太多其他的东西。任何其他芯片都是步进电机之类的驱动器。而且usb看起来是直接连接到cpu的，但不要相信我的话。
浏览 10提问于2015-05-25得票数 0
3回答
在阅读“理解linux内核，第三版”第2章第2.1节时，我遇到了以下陈述：
在多处理器系统中，所有CPU通常共享相同的内存；这意味着RAM芯片可以由独立的CPU并发访问。由于RAM芯片上的读或写操作必须串行执行，因此在总线和每个RAM芯片之间插入了称为存储器仲裁器的硬件电路。它的作用是在芯片空闲时授予对CPU的访问权限，并在芯片忙于处理另一个处理器的请求时延迟访问。一个ram芯片有多少字节？(这个问题似乎等于“内存仲裁器保护多少字节？
浏览 3提问于2010-09-28得票数 0
有人能向我解释一下多CPU、多核和超线程之间的区别吗？我总是对这些差异以及在不同场景中每种架构的优缺点感到困惑。
多核处理器将所有CPU集成在一块芯片上，因此与多处理器相比，不同CPU之间的通信延迟大大减少。由于它使用一片<e
浏览 2修改于2021-08-09得票数 89
回答已采纳
我试图创建一个多芯片多处理器设计，其中的L2缓存是私有的每个芯片。例如，我正在尝试创建以下配置：
2芯片，每个芯片包含2个CPU核，每个芯片有2个CPU核(每个都有自己的L1缓存)和一个L2缓存在两个CPU之间共享，最后，我将在2芯片之间共享主存。但我所理解的是，所有4个CPU共享两个L2缓存。但是我希望L2-缓存对每个芯片都是私有的。在gem5中有办法做到这一点吗？
浏览 1提问于2020-03-16得票数 1
我是cuda编程的新手，我从“编程大规模并行处理器-动手方法”一书中了解到一个拥有128个SP(16个SMs，每个SP有8个SP)的G80芯片。对Intel和G80芯片进行了比较。英特尔CPU支持每个内核2到4个线程，具体取决于机器型号。其中，G80芯片支持每个SM 768线程，该芯片总共支持12000个线程。
我的问题是G80芯片可以同时执行768个线程吗？如果不是同时支持，那么英特尔CPU支持每个内核2到4个线程是什么意思？我们可以始终通过操作系统在英特尔C
浏览 4提问于2012-09-17得票数 4
回答已采纳
我想知道在多核ARM芯片上运行Dalvik+JIT与在单核芯片上运行相比是否会有损失？例如，如果我在Android系统构建中禁用了多核支持，并使用单个CPU内核执行整个手机，那么在运行单线程Java基准测试时，我会获得更高的性能吗？
多核的内存屏障和同步的成本是多少？我之所以问这个问题，是因为我清楚地记得我看到了单核手机与双核手机的单线程基准测试结果。只要Mhz大致相同，两款手机就没有太大区别。我曾预计双核手机的速度会变慢...
浏览 3提问于2012-11-02得票数 3
然而，2010年年英飞凌新闻发布会说芯片卡的CPU可以以加密的形式进行计算。那么，对于今天的同态加密，是否没有更实际的障碍，因为普通CPU肯定比芯片卡上的CPU更强大？
浏览 0修改于2012-09-24得票数 7
我们正在建立一个基于Linux的基准测试集群。每个节点都将是一台无头、无盘的机器，通过tftp引导，将操作系统复制到本地RAM驱动器，并由基准测试应用程序使用相同的same驱动器作为本地驱动器。我的问题是：
这些机器有2个CPU，每个CPU都有自己的内存库，并有4个到这些存储器组的内存通道(因此，为了获得最大的内存吞吐量，这些存储器组被填充了4个内存芯片的倍数)。如果我无法控制使用哪个内存区域来处理内存，那么就有可能在一个单一通道上的区域中创建它，并使用该芯片上的所有内存。这意味着当我的
浏览 0修改于2016-07-12得票数 7
我一直在考虑将这个CPU升级到英特尔的i7 CPU。看起来这个CPU对应于cpu-upgrade.com：http://www.cpu-upgrade.com/CPUs/Intel/Xeon/E5645.html上的这个
在上述页面的右侧，cpu-upgrade.com上有一个指向"Intel X58 Express“页面的链接(在"Intel E5645芯片组兼容性”下)。此链接指向此页面
浏览 0修改于2016-12-28得票数 1
回答已采纳
您可以设置jvm内存设置和金牛座，但它完全支持动态调优吗？是否有相对于系统上可用CPU和内存数量来调优jvm的设置？不用自己写剧本就好了。
特别是如果我运行金牛座容器，我希望它是可移植的。
浏览 2提问于2017-11-04得票数 2
回答已采纳
在学习CCNA的过程中，我发现在网络设备中，比如交换机，CPU负责控制和管理飞机的工作，而实际的数据转发则是由专用芯片ASIC完成的。因此，转发是在硬件中完成的。似乎该交换机的端口连接到实现L1功能的芯片PHYs上。接下来，PHYs连接到交换芯片(Broadcom BCM53162M)，而后者又连接在它们之间，并连接到CPU (TI AM355x)。我的问题是：为什么
浏览 0提问于2022-11-26得票数 1
回答已采纳
来自smartcardalliance.org：我的问题是：智能卡芯片总是安全的吗？所谓“智能卡”，我指的是一张拥有CPU并能加密的卡。
浏览 0提问于2016-08-22得票数 7
3回答
有几个人接着问我有关AMD“CPU”的问题，以及图形内核和普通CPU内核在同一个芯片上的事实。我回避了这些问题，指出英特尔/AMD的CPU+GPU芯片将永远不会包含像专用的NVIDIA卡那样多的图形核心。问题是，我不知道AMD APU或Intel Sandy/Ivy Bridge芯片的编程模型是什么。
如何编写程序以利用AMD/Intel芯片上的图形核心？在SP和DP触发器中，是否有关于这些芯片的性能的信
浏览 4修改于2011-11-25得票数 3
我正在通过虚拟机运行Ubuntu12.04服务器(它正在vmware的ESXi管理程序上运行)，但我不确信它完全可以访问我分配给它的8个CPU。我的物理服务器有2个物理芯片和4个物理核心。不幸的是，我从未见过任何一个进程超过12.5%的CPU负载，我想我的配置可能有问题。
TL:DR -为了测试目的，通过CLI最大限度地使用CPU的最简单方法是什么？
浏览 0提问于2012-10-04得票数 2
回答已采纳
我知道有一些方法可以加强线程/进程亲和性，以将特定的线程/进程绑定到各种操作系统中的CPU/核心。我只是想知道是否有一种方法来加强CPU套接字亲和性。即强制将线程/进程绑定到可容纳多处理器芯片的CPU插座。
这个问题的出现是因为每个芯片上的多处理器每天都在增加。
浏览 1修改于2017-08-01得票数 2
给出一台具有两个CPU套接字的机器，每个插槽都有一个四核Intel Xeon CPU，那么：
同一芯片上的两个核心通信速度如何？在通信或内存访问方面，同一芯片上的四个核心是否等效？
浏览 0修改于2019-05-03得票数 7
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号