回答情况：
提问时间：
问题标签：
我正在试图找到一个基于TrustZone技术的单核心ARM板，以便实现双重执行环境(富操作系统旁边的微内核运行在将成为我的TEE的TrustZone中)。当我在互联网上搜索时，我发现TrustZone扩展在ARM Cortex A8、A9、A15上启用。但是在大多数使用这些处理器的板上，没有启用这个扩展。我可以知道启用TrustZone的板名吗？
浏览 5修改于2015-03-26得票数 1
回答已采纳
在WinCE6.0移植的ARM9核心板上运行的C#应用程序。我想将我的应用程序连接到此Sqlite数据库文件。然后告诉我，如何编写连接字符串来连接远程sqlite数据库致以最好的问候，Mrudula Choudhhari
浏览 6提问于2011-12-16得票数 0
我想把火箭芯片移植到一个非Zynq()，一个不包含用于运行riscv-fesvr的ARM核心的板。我怎样才能开始港口呢？还有，有没有人试图在这样的板上运行火箭芯片？我能指出一些资源吗？
浏览 4修改于2015-05-28得票数 6
回答已采纳
我在arm评估板上运行ubuntu-core-15.10-core-armhf.tar.gz。在没有任何更改的情况下，板启动并在ttyPS0上询问登录(在ttyPS0上启动Serial )。如果我尝试使用ubuntu 16.04-core-armhf.tar.gz，板启动，控制台登录无法工作，时间超时等待设备dev-ttyPS0。依附依赖项对ttyPS0上的Serial失败。16-04 ubuntu核心版本是否有问题，或者我需要修改文件系统上的一些内容？
浏览 0提问于2016-04-27得票数 1
我正在使用QEMU-4.1.0 aarch64来模拟一些多核系统.有可能在不同的核心上运行不同的精灵吗？在板初始化期间，我尝试使用qemu提供的函数arm_load_kernel ( 行:1275)，但无法加载不同的elfs。
浏览 4修改于2020-01-11得票数 0
1回答
我的工作是TI Jacinto6(ARM CortexA15)基于板。我理解U引导源。根据start.S文件，执行以下程序集指令以禁用L1 I/D缓存和TLB。invalidate BP array mcr p15, 0, r0, c7, c5, 4 @ ISB
根据ARM文档，CortexA15有4个核心。上面的代码将禁用它正在运行的核心上的缓存和TLB，那么其他核心缓存和TLB又会怎
浏览 2修改于2015-10-05得票数 3
回答已采纳
这是一个移植的Ubuntu核，用于基于arm的计算机板(Nanopi m1)：我怎么能在上面安装一些东西呢？
还有其他的核心吗？很难再为这个板移植另一个Linux吗？
浏览 0修改于2019-06-24得票数 1
回答已采纳
我目前正处于一个学校项目的早期阶段，该项目涉及分析不同类型处理器核心的功率图。我希望比较硬核处理器和软核处理器的相对能力和性能；不幸的是，我在找到后一个例子时遇到了一些困难。原因，也是我的问题，是这样的:我目前可以访问的开发板是一个带有Zynq-7000 SoC的开发板，而后者又包括一个ARM Cortex A9处理器。A9支持ARM v7 ISA，而Amber项目只支持ARM v2 ISA。v7体系结构是否有可能向后兼容v2体系结构，如果是的话，会有人知道我在哪里可以找到相关的资源吗？
浏览 15提问于2014-07-28得票数 2
回答已采纳
1回答
我正试图用HiKey 96板开发一个应用程序。ARM DS-5声称支持任何基于ARM的SoC板.它支持HiKey板吗？通常情况下，如何找到ARM DS-5是否支持一个板？
浏览 3修改于2015-08-12得票数 0
回答已采纳
我有一个wifi摄像头与armv5处理器，并希望交叉编译和alljoyn标准的核心，服务框架，并希望作出通知生产者的应用。最初，我使用了相同的命令，用于编译标准核心和服务框架。-“BINDINGS=cpp WS=off BT=off ICE=off OS=linux CPU=arm SERVICES=”关于，通知，控制面板，配置，上板，sample_apps“……=”关于通知、控制面
浏览 1修改于2015-10-02得票数 1
我有一个在x86中运行64位Linux的主机，在ARM中有一个运行32位Linux的目标板。我使用主机上的gdb-multiarch来调试从目标板上运行的多线程二进制文件生成的核心转储文件。毕竟，为什么我的目标板上的libpthread与主机上的libthread_db兼容？td_ta_new failed: versions of libpthread and
浏览 17提问于2021-08-10得票数 1
回答已采纳
我正在试着运行一些代码，在一块抹布板上使用board。声明
如果侧通道引起关注，则不建议在ARM Cortex M0、M3和M4 CPU上使用using。是否有一种方法来编译钠，这将工作的核心板？
浏览 3提问于2019-12-06得票数 0
我想在板上有一个编译器，这样它就有能力自己编译。如你所知，自编译是"PC“的一项关键功能。ARM板上运行着ubuntu，所以如果有办法在ARM板上安装一个gcc，我可以用ARM板来开发简单的程序。
浏览 2修改于2013-03-01得票数 2
回答已采纳
在Xilinx中，在对板进行编程之后，当我通过系统调试器或GDB运行一个简单的printf时，我得到了"AHB事务错误“。我在谷歌上搜索了很多次，花了几天时间找它，但没有得到任何解决方案。另外，我试图通过XMD控制台通过"connect“命令连接到板的arm核心。但是控制台在连接JTAG电缆时会出现JTAG连接错误，并完成板的编程。谢谢。
浏览 0修改于2018-05-20得票数 2
回答已采纳
我在Jetson板上运行pip3，它有4个核心、ARM、A57和1级sdcard。它是带有nVidia存储库的ubuntu18.04。
HTOP显示，只使用了一个核心，的使用率为100%；还有3个处于闲置状态。
浏览 3修改于2020-02-17得票数 3
回答已采纳
我在一定程度上发现了ARM核心(来自ARM)和供应商特定文档之间的重叠文档，这些文档重复了ARM本身已经提供的ARM核心信息。以STM32F10xxx/20xxx/21xxx/L1xxxx为例，来自ARM和STM的6份数据表和手册提供了大量冗余的内核特定信息。
我的问题是，是否有任何努力来减少ARM核心实现公司的冗余信息？
浏览 0提问于2012-05-02得票数 1
我在ARM9板上运行嵌入式应用程序，闪存总大小仅为180MB。Tamper Detectedlength validation is failed
我还设置了ulimit -c 50000，但是核心转储仍然超过了这个限制在这种情况下，我应该如何限制核心转储的大小？
浏览 2提问于2011-10-12得票数 8
回答已采纳
1回答
问题问题
这是可能的，还是我应该把它们都编上程序？我读过关于线程亲和力的文章，在这里我不确定亲和是控制Soc中运行的CPU，还是控制CPU中运行的核心(ARM有几个核心)，请帮助。
浏览 3提问于2021-03-01得票数 0
我已经准备好了一个程序，并在i386平台上构建-但我现在需要生成ARM处理器嵌入式板卡的代码？
如何在i386系统上为ARM板创建可执行文件？即使我将代码移植到ARM板上-我如何在同一块板上构建可执行文件？
浏览 5提问于2013-12-03得票数 2
回答已采纳
我有一个STM32-F49ZI核心板，它是ARM Cortex 4- 32位MCU。我有自己的NMI处理程序，即NMI_Handler函数，它的地址以位0结束。我可以在调试器中看到这一点。我知道这是因为ARM皮层M只支持Thumb指令，即只支持16位指令。我不能理解这个推理。它背后的原因是什么？为什么它将最后一位设置为1。
浏览 1提问于2019-05-30得票数 0
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号