- 综合排序
- 最热优先
- 最新优先
PCIe同步授时卡精准赋能工控系统、PCIE授时卡、PCIE同步卡、工控系统授时卡
西安同步电子科技有限公司凭借深耕时频领域的技术积累，推出SYN4632型PCIe时钟同步卡，以硬件级高精度授时能力，为工控机系统提供“原子钟级”时间基准，彻底破解工业场景的“时间焦虑”。 SYN4632型PCIe时钟同步卡从硬件架构到信号处理全面革新，直击上述痛点，为工控系统构建“全场景、高可靠、超精准”的时间同步解决方案。二、SYN4632时钟同步卡核心技术突破1. 多源信号自适应，兼容全球主流授时标准支持GPS/北斗双模卫星信号、PTP协议、IRIG-B码（DC/AC）、CDMA基站信号等7种时间源输入，并可通过API灵活配置优先级，实现“一卡多源”的无缝切换。 即插即用，赋能智能化运维通过PCIe总线直接接入工控机扩展槽，无需外接电源，功耗低于6W。 SYN4632型PCIe时钟同步卡不仅是硬件模块，更是驱动工业数字化转型的“时间基石”。
37110编辑于 2025-09-22- 来自专栏用户4866861的专栏
pcie总线授时卡的使用
为解决计算机时间误差较大问题，部分学者提出windows系统下pci总线接口的GPS授时卡。 这种方法的不足在于：数据吞吐量、带宽的限制使得pci总线逐渐被pcie总线授时卡所取代，且GPS授时方式以及美国微软windows系统无法在国家安全敏感部门使用。 针对上述不足，基于国产linuk系统平台，设计了PCIE总线接口的授时卡，驱动程序以及基本应用软件。 PCIe总线是为将来的计算机和通讯平台定义的一种高性能、通用 I/O 互连总线，在其物理实现上使用了高速差分的方式来实现数据传输，与此同时，其端到端的连接方式使得每条PCIe链路中只能连接两个设备，因此相比于 三、举例说明 SYN4632总线授时卡是一款通过总线控制，为计算机、工控机等操作系统提供高精度硬件时钟的同步卡。
1.6K00发布于 2020-09-21 图像信号分析处理卡设计方案： 536-基于FMC接口的XCZU7EV 通用PCIe卡 视觉处理卡 工业控制卡
一、板卡简介基于3U PXIe的ZU11EG/ZU7EG/ZU7EV的通用 ，实现FMC的数据接口和主控计算，广泛应用于工业控制，检测，视觉处理。支持工业级温度工作。 实现PS，PL各路接口测试，目前完成PCIe功能开发，千兆网，万兆网的开发，FMC接口匹配公司视频，AD类子卡，有充分的接口互联软件，基础软件功能免费提供，高端软件及复杂软件进行定制。 软件结构：PXIe X86主控板软件界面 本板卡可以作为一个子PCIe设备，与X86主板互联，实现数据的接入和预处理。 板卡也可以作为一个主控管理板，自带显示，鼠标键盘，硬盘存储。 四、板卡存储采集应用 板卡可以把PCIe 金手指部分，通过底板连接一个 PCIe固态硬盘卡。构建一套嵌入式的高速存储解决方案。 第二种：FMC子卡进行存储扩展。双M.2 存储硬盘XCZU7EV 通用PCIe卡 , 图像信号分析处理卡 , 视觉处理卡 , 工业控制卡 , 存储扩展卡
16710编辑于 2025-11-17- 来自专栏用户4866861的专栏
选择PCIe授时卡应该注意这9点
1、PCIe授时卡授时精度足够高 PCIe授时卡主要是用PCIe总线授时，总线中断一般可以做到ns量级精度，用户读取时间精度一般比较高，常规在10us量级，当然精度越高越好，目前同步天下授时卡可以做到5us SYN4632型PCIE总线授时卡 2、PCIe授时卡提供的时间函数是否丰富 PCIe授时卡一般厂家都会提供一个简单的授时程序，给系统校时，但是这个对于绝大多数用户来说不是很方便，尽量选择可以提供精密时间戳函数和精密延迟函数的 SYN4632型PCIE总线授时卡 SYN4632型PCIe时钟同步卡1.jpg 3、PCIe授时卡是否提供各种调用函数源代码 PCIe授时卡一般会提供简单的授时程序，这个对于很多需要深度开发的用户来说就不是很方便 SYN4632型PCIe时钟同步卡2.jpg 7、PCIe授时卡输出时间频率信号是否丰富 PCIe授时卡主要是用PCIe总线授时的，因此一般用户对于输出信号要求不多，对于特殊用户来说就要特别留意输出信号的种类 SYN4632型PCIE总线授时卡 8、PCIe授时卡尺寸选择 PCIe授时卡一般有全高和半高两种尺寸，用户要确定好尺寸，全高一般功能会更加丰富一些，半高因为尺寸有限功能会相对少一些，根据实际需要选择。
91100发布于 2021-07-12 - 来自专栏全栈程序员必看
PCIe卡的主要引脚 及 热插拔
目录 1 PCIe 总线使用的信号 1.1 收发数据信号 1.2 辅助信号 2 热插拔 参考资料 1 PCIe 总线使用的信号 PCIe x1,x4,x8,x16 卡的连接器引脚如下图所示，数据收发引脚为白色 1.1 收发数据信号 PCIe总线的层次分层图： 与收发数据相关的线就是每个通路（lane）的两对差分传输线。PCIe x1,x2,x4,x8,x16分别代表有1，2，4，8，16条lane。 系统板需要提供一个符合PCIe基本规范的通用架构的参考时钟。 PERST# (必要): 指示所应用的主供电在规定的误差内且稳定。 用于符合PCIe规范的任何支持唤醒功能的外接程序卡或系统板。 SMBCLK (可选): SMBus接口时钟信号。这是一个开漏的信号。 SMBDAT (可选): SMBus接口地址/数据信号。 2 热插拔 没有插入时，PCIe卡端的PRSNT1#与PRSNT2#连接在一起。而插槽端的PRSNT1#接地，PRSNT2#通过上拉电阻拉高。
7.7K12编辑于 2022-08-23 PCIe加速卡设计资料：416-基于Kintex Ultrasacle的万兆网络光纤 PCIe加速卡
例程和源码SFP +接口4个，单个接口速率最高支持到10.3125GbpsQSFP+接口1个，专门提供给高速传输用户，总带宽40Gbps可编程时钟QSFP∕SFP+∕SATA接口对应的时钟采用可编程时钟PCIE 4bit用户按键4bitLED指示灯3bit串口USB串口形式，数量1个，最高支持115200波特率扩展口连接器连接器引出43对差分对，总共86根信号线单板供电12V(±10%),可使用外置电源；也可以选择PCIe 读取板卡周围空气温度温度传感器2：读取FPGA芯片内部温度-目前市面上极少有公开的监控芯片温度的解决方案，我司将这部分功能例程源码提供，提高客户产品运行监控机制（产品化必备规格，所有电脑PC机及服务器上运行的PCIe 卡必须能监控周围温度）详细说明提供本单板详细说明文档，包含个电路和FPGA对接管脚说明，方便客户进行二次开发（不包含本单板整版的原理图）。
8810编辑于 2026-02-13- 来自专栏用户4866861的专栏
SYN4631型PCIe转串口授时卡
SYN4631型PCIe转串口授时卡 产品概述 SYN4631型PCIe转串口授时卡是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟卡。 该授时卡采用流水线自动化贴片生产，使用FPGA+ARM框架设计，接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号，输出各种时间频率信号，提高系统的时间精度和准确度 该时钟同步卡内置高精度守时时钟源，当外部参考无效时仍然可以提供高精度授时服务。 产品功能 a) 支持PCIE总线转串口授时，时间精度优于10ms； b) 内置高精度授时型GPS/BD双模接收机； c) 外参考失锁后依靠内置高精度时钟守时； d) 支持即插即用（Plug and Play 插槽+3.3v，﹢12v供电，功耗小于6WMTBF≥100000小时机箱尺寸标准PCIe接口： 175（长）×107mm（高）×（厚）21mm选件可定制宽温板卡，根据客户要求定制类似产品
89840发布于 2019-09-26 - 来自专栏智能制造预测性维护与大数据应用
PCIE-1840L多卡时钟同步采集性能验证！
PCIE-1840/1840L是4通道16位同步采集卡，单通道采集速度为80/125MS/s。 本测试针对2张PCIE-1840L卡进行同步测试，测试 PCIE-1840 多卡之间同步采样之特性。 结论 由测试结果可得， 由主卡送出参考时钟(Reference Clock)给从卡的同步方式在 PCIE-1840L 上， 仅有12.5ns 内的延迟。 同理可推测， 使用 PCIE-1840 时， 多卡间的延迟也会小于 12.5ns。 PCIE-1840如何巧用示波器卡TIS功能节省2倍投资？ PCIE-1840示波器卡500MS/s高速数据实时存储！ LabVIEW高速数字化仪PCIE-1840实用完整例程源码！
69620编辑于 2022-05-31 - 来自专栏数据和云
基于数据库的PCIe闪存卡解决方案
但是将这个层面优化到极致之后，I/O存储的瓶颈仍然明显，满足不了实时性的要求；第二阶段我们把 LSI的闪存方案带给用户，试着用通过Flash卡去解决IO方面的问题，并获得了成功。 5.北京邮政项目共采用了四块卡LSI闪存卡，并且通过X86服务器+Flash闪存卡的模式取代了以前传统的SAN架构，并抛弃了传统的磁盘阵列。 如果采用X86服务器+Flash闪存卡方案，折旧周期可能只有两、三年，非常容易就能够将性能迭代上去，远远超过传统架构的生命周期的迭代能力。
1.1K70发布于 2018-03-05 PCIe接口卡设计原理图：124-基于XC7Z015的PCIe低速扩展底板
一、板卡概述 板卡由SoC XC7Z015芯片来完成卡主控及数字信号处理，XC7Z015内部集成了两个ARM Cortex-A9核和一个Artix 7的FPGA，通过PL端FPGA扩展PMC接口 板卡为标准PCIe卡， 可以直接插入PC机，也可以单独网络盒使用，是全能的工业信息采集、控制的扩展底板，也可以扩展触摸屏，作为手持机开发使用。 二、主要功能和性能三、软件支持:四、应用领域：工业自动化检测，手持机，PCIe接口卡声学采集卡, 工业自动化检测, PCIe接口卡, 手持机, PCIe低速扩展底板
36810编辑于 2025-10-22- 来自专栏智能制造预测性维护与大数据应用
PCIE-1802多卡同步采集振动信号同步性能验证！
PCIE-1802是8通道同步采集卡，支持多卡同步，当需要实现多路同步时可以通过同步总线实现时钟和触发的同步，该系统使用15张卡，实现120个通道的同步采集，同步误差小于100ns.同步时钟采用两级推动 下面以2张卡采用一级时钟同步推动的同步性能为例，进行说明： 1、 安装数据采集卡。 Slave)启动开始撷取(设置为外部触发) A) 等待同步信号输入做同步 B) 等待主卡触发信号 （2）主卡(Master)启动开始撷取 若主卡为接受外部触发，则在触发同时会自动送出信号触发从卡 故使用示波器量测不同张 PCIE-1802 板子上 ADC 的 Sample Clock 端(需焊线量测)，并以此证明 PCIE-1802 板与板之间的同步性。 5、 同步性测试结果 实际量测两张 PCIE-1802 之异步性约在 20 ns ~ 50 ns 的范围 (下图测得的数值为 22.4 ns)。
94110编辑于 2022-05-30 - 来自专栏根究FPGA
PCIe(一)、PCIe PIO分析一
一、PCIe基础知识 1.1 关于接口 PCIe2x接口，对比其他系列，该接口包含2对发送与接收接口， 数据部分包含双向八个接口： PETp0与PETn0：发送器差动线对，通道0 PETp1与PETn1 1.2 TLP包 1.2.1 AXI-Stream总线上的数据 在赛灵思7系列FPGA中，使用AXIStream总线进行通信，PCIe的TLP包使用AXI总线传输，在AXI总线上数据大端对齐，即高位数据在地址的高位 在使用强序模型时，在数据的整个传送路径中，PCIe设备在处理相同类型的TLP时，如PCIe设备发送两个存储器写TLP时，后面的写TLP必须等待前一个存储器写TLP完成后才能被处理，几遍当前报文在传输过程中阻塞 但是对于不同类型的TLP间可以乱序通过同一条PCIe链路。 在使用Realaxed Ordering模型时，后一个写TLP可以越过前一个存储器写TLP提前执行，从而能提高PCIe总线利用率。 1.2.3 TLP的路由 TLP的路由指的是TLP通过Switch或者PCIe桥片时采用哪一条路景，最终到达EP或者RC（Root Complex，跟联合体）的方法，一共有三种：基于地址的路由、基于ID
3.8K30发布于 2020-06-30 AD采集卡设计方案：130-基于PCIe的中速模拟AD采集卡
一、产品概述 基于PCIe的一款分布式高速数据采集系统，实现多路AD的数据采集，并通过PCIe传输到存储计算服务器，实现信号的分析、存储。 产品固化FPGA逻辑，适配8路125Msps/4路250Msps/2路500Msps/1路 1Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIe QT客户端软件，用户可以在很短的时间内完成采集器程序的开发 二、技术规格 2.1 基于XC7K 325T 的数字底板2.2 FMC AD 子卡3 应用软件 8路AD采集PCIe传输（181 + 136） 软件实现FPGA逻辑 AD采集，PCIe XDMA传输，寄存器配置 采集显示上位机一体，支持8通道AD数据显示，以及数据落盘实物图大规模 MIMO , 高速数据采集系统 , 中速模拟AD采集卡 , AD采集卡 , 实验室数据采集
31110编辑于 2025-10-23行业趋势类：PCIe时钟同步卡的技术演进与市场机遇
一、总线技术迭代：PCIe如何重塑授时格局随着工业控制系统对数据吞吐量的需求激增，传统PCI总线因带宽限制逐渐被淘汰。 SYN4632采用的PCIe3.0接口，单向传输带宽达250MB/s，是PCI总线的5倍以上，可同时处理16路高精度时间信号。 这种技术跃迁使授时卡从单一校时工具进化为系统级时间中枢，支撑起智能电网广域监测、自动驾驶V2X通信等新兴应用。二、精度竞赛：从毫秒到纳秒的产业升级在工业4.0浪潮下，时间同步精度需求正经历指数级提升。 SYN4632凭借PCIe架构优势与国产化能力，有望在2026年占据国内工业授时卡市场35%的份额，成为智能制造升级的核心使能者。这场由时间驱动的产业革命，正在重新定义工业系统的运行规则。
23910编辑于 2025-07-30- 来自专栏根究FPGA
PCIe系列第三讲、事务层通用 TLP 头结构分析
通用TLP头的Fmt和Type字段 ? PCIe 总线规范还规定了 MRdLk 报文（锁定存储器读请求），该报文的作用是与 PCI 总线的所操作相兼容，但是 PCIe 总线规范 并不建议用户使用该功能，因为这将极大地影响 PCIe 总线的数据传送效率 当使用默认的强序模型时，在数据的整个传送路径中，PCIe 设备在处理相同类型的 TLP 时，如 PCIe 设备发出两个存储器写 TLP 时，后面的存储器写请求事务必须等待上一个存储器写请求 TLP 完成后才能被处理 需要注意的是，在使用强序模型时，不同种类的 TLP 之间是可以乱序通过同一条 PCIe 链路，比如存储器读请求可以超越存储器写请求提前进行，而 PCIe 总线是 Relaxed Ordering 的，在 ，PCIe 设备才能使用该字段。
6.6K31发布于 2020-06-30 - 来自专栏hank
【分享】VCK190 PCIe QDMA 通用数据传输参考设计
VCK190 PCIe QDMA 通用数据传输参考设计 目录 VCK190 PCIe QDMA 通用数据传输参考设计 1. 本设计剥离GStreamer了，成了一个通用的PCIe Host和Endpoint通过QDMA传输数据的一个参考设计。 int pcie_host_exit ( pcie_qdma_transfer* p_xfer_info ) H2C函数pcie_host_qdma_h2c H2C函数pcie_host_qdma_h2c verify.sh和perf-3840.sh系列脚本里，也会自动检查PCIe设备情况。默认PCIe总线号是1，设备号是0。 如果没有PCIe设备，自动扫描PCIe总线。 if [ ! 如果VCK190从TF卡启动，一般需要把上面的文件复制到TF卡上。传统做法，是拔插TF卡到PC机，复制后再插TF卡到VCK190。 更方便的办法，是使用网络传输到VCK190的TF卡。
2K20编辑于 2022-05-09 - 来自专栏硬件工程师
PCIE时钟解说
接上篇文章《clock oscillator,generator,buffer选型杂谈》，今天我们来说下PCIE时钟的要求： 首先先看下PCIE架构组件：下图中主要包括了CPU（ROOT COMPLEX ），PCIE SWITCH，BUFFER以及一些PCIE ENDPOINT；而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。 通常允许PCIE卡上的时钟线长不大于4inch。特别注意这点，涉及到我们实际PCB走线。 Data Clock Architecture：时钟从数据中恢复出来。慎用，有些不支持。 鉴于PCIE时钟要求多且复杂的，故此文章主要鉴于上一篇文章，给出主要的参数要求，其它详细的要求以及测试方法，后续有机会再编写分享。 抖动：如下CC模式的要求： 注意：上图给出的是CC时钟架构下的抖动要求；仿真PCIE4.0时候，抖动是按照0.7ps RMS来的；仿真PCIE5.0时候，抖动是按照0.25ps RMS来的；因为标准考虑了实际系统中的额外噪声
1.7K01编辑于 2025-03-31 - 来自专栏WriteSimpleDemo
PCIE AER
When AER is enabled, a PCI Express device will automatically send an error message to the PCIe root port AER error output When a PCIe AER error is captured, an error message will be output to console. Below shows an example: 0000:50:00.0: PCIe Bus Error: severity=Uncorrected (Fatal), type=Transaction AER Statistics / Counters When PCIe AER errors are captured, the counters / statistics are also exposed --------------------------------------------------------------------- ============================ PCIe
3.2K30发布于 2020-02-19 - 来自专栏全栈程序员必看
PCIE接口定义
PCI Express (PCIe, PCI-e) is a high-speed serial computer expansion bus standard. PCIe has numerous improvements over the older standards, including higher maximum system bus throughput The PCIe 2.0 standard doubles the transfer rate compared with PCIe 1.0 to 5 GT/s and the per-lane throughput PCIe 2.0 motherboard slots are fully backward compatible with PCIe v1.x cards. PCIe 2.0 cards are also generally backward compatible with PCIe 1.x motherboards, using the available
4.4K12编辑于 2022-08-14 - 来自专栏根究FPGA
PCIe系列第六讲、PCIe的数据链路层
数据链路层的状态 数据链路层通过物理层监控当前PCIe链路层的状态，数据链路层会处于以下3种状态： （1）、DL Interactive:物理层通知数据链路层当前PCIe链路不可用，此时PCIe链路的对端可能未连接设备或未检测到对端设备 （3）、DL Active：物理层通知数据链路层当前PCIe链路正常，此时物理层已经训练或重训练完毕。 数据链路层的管理DL_DOWN&DL_UP 当出现以下三种情况时，DL DOWN有效： （1）、无当前PCIe链路对端设备的连接 （2）、数据链路层或物理层出现了异常 （3）、软件禁用当前PCIe链路 当链路处于DL DOWN状态时，Switch和PCIe桥的上游端口，将复位相关的内部逻辑和状态，并丢弃所有正在处理的TLP，此时Switch和PCIe桥将使用hot reset的方式复位所有下游端口。 3、 Power Management DLLPs：PCIe设备使用过该组DLLPs进行电源管理，并向对端设备通知当前PCIe链路的状态，拥有保证电源管理状态机的正确运行。
4.2K12发布于 2020-07-10
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号