首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • PCIe同步授时精准赋能工控系统、PCIE授时PCIE同步、工控系统授时

    西安同步电子科技有限公司凭借深耕时频领域的技术积累,推出SYN4632型PCIe时钟同步,以硬件级高精度授时能力,为工控机系统提供“原子钟级”时间基准,彻底破解工业场景的“时间焦虑”。 SYN4632型PCIe时钟同步从硬件架构到信号处理全面革新,直击上述痛点,为工控系统构建“全场景、高可靠、超精准”的时间同步解决方案。二、SYN4632时钟同步核心技术突破1. 多源信号自适应,兼容全球主流授时标准支持GPS/北斗双模卫星信号、PTP协议、IRIG-B码(DC/AC)、CDMA基站信号等7种时间源输入,并可通过API灵活配置优先级,实现“一多源”的无缝切换。 即插即用,赋能智能化运维通过PCIe总线直接接入工控机扩展槽,无需外接电源,功耗低于6W。 SYN4632型PCIe时钟同步不仅是硬件模块,更是驱动工业数字化转型的“时间基石”。

    41010编辑于 2025-09-22
  • 来自专栏用户4866861的专栏

    pcie总线授时的使用

    这种方法的不足在于:数据吞吐量、带宽的限制使得pci总线逐渐被pcie总线授时所取代,且GPS授时方式以及美国微软windows系统无法在国家安全敏感部门使用。 针对上述不足,基于国产linuk系统平台,设计了PCIE总线接口的授时,驱动程序以及基本应用软件。 PCIe总线是为将来的计算机和通讯平台定义的一种高性能、通用 I/O 互连总线,在其物理实现上使用了高速差分的方式来实现数据传输,与此同时,其端到端的连接方式使得每条PCIe链路中只能连接两个设备,因此相比于 双向传输带宽更能够达到500 MByte/s; 3)充分利用先进的点到点互连、基于交换的技术和基于包的协议来实现新的总线性能和特征; 4)对PCI总线具有良好的继承性,可以保持软件的继承和可靠性;  5) ; (5)输出秒脉冲(PPS)时标同步脉冲信号; (6)Windows/Linux 32位/64位驱动,提供API函数接口; (7)提供windows上位机校时软件,对计算机进行自动校时; (8)可在PCIe

    1.6K00发布于 2020-09-21
  • 图像信号分析处理设计方案: 536-基于FMC接口的XCZU7EV 通用PCIe 视觉处理 工业控制

    一、板卡简介基于3U PXIe的ZU11EG/ZU7EG/ZU7EV的通用 ,实现FMC的数据接口和主控计算,广泛应用于工业控制,检测,视觉处理。支持工业级温度工作。      3、板内PL支持1路QSFP+ 光纤;4、板内PS支持1路mSATA硬盘,支持2TB容量存储;5、板内PS支持1路千兆网络,1路调试RS232;6、板卡PS支持1路I2C总线,连接加密E2POM,和板卡测温芯片 实现PS,PL各路接口测试,目前完成PCIe功能开发,千兆网,万兆网的开发,FMC接口匹配公司视频,AD类子,有充分的接口互联软件,基础软件功能免费提供,高端软件及复杂软件进行定制。 四、板卡存储采集应用      板卡可以把PCIe 金手指部分,通过底板连接一个 PCIe固态硬盘。构建一套嵌入式的高速存储解决方案。      第二种:FMC子进行存储扩展。双M.2 存储硬盘XCZU7EV 通用PCIe , 图像信号分析处理 , 视觉处理 , 工业控制 , 存储扩展

    17110编辑于 2025-11-17
  • 来自专栏用户4866861的专栏

    选择PCIe授时应该注意这9点

    1、PCIe授时授时精度足够高 PCIe授时主要是用PCIe总线授时,总线中断一般可以做到ns量级精度,用户读取时间精度一般比较高,常规在10us量级,当然精度越高越好,目前同步天下授时可以做到5us SYN4632型PCIE总线授时 SYN4632型PCIe时钟同步1.jpg 3、PCIe授时是否提供各种调用函数源代码 PCIe授时一般会提供简单的授时程序,这个对于很多需要深度开发的用户来说就不是很方便 4、PCIe授时内置晶振的选择 一般PCIe授时标配多半是温补晶振TCXO,高精度温补晶振准确度大概是5E-7,也可以根据需要选择恒温晶振OCXO,准确度是3E-8左右,如果指标更高,可以选择铷原子钟 ,准确度是5E-11左右,主要区别就是在没有外参考的情况下守时精度区别,其他基本是一样使用的; 5PCIe授时是否有多种外参考输入 就是PCIe板卡获取时间源的方式越多越好相互冗余设计,比如目前常用的外部参考有 SYN4632型PCIe时钟同步2.jpg 7、PCIe授时输出时间频率信号是否丰富 PCIe授时主要是用PCIe总线授时的,因此一般用户对于输出信号要求不多,对于特殊用户来说就要特别留意输出信号的种类

    91700发布于 2021-07-12
  • 来自专栏全栈程序员必看

    PCIe的主要引脚 及 热插拔

    目录 1 PCIe 总线使用的信号 1.1 收发数据信号 1.2 辅助信号 2 热插拔 参考资料 1 PCIe 总线使用的信号 PCIe x1,x4,x8,x16 的连接器引脚如下图所示,数据收发引脚为白色 1.1 收发数据信号 PCIe总线的层次分层图: 与收发数据相关的线就是每个通路(lane)的两对差分传输线。PCIe x1,x2,x4,x8,x16分别代表有1,2,4,8,16条lane。 系统板需要提供一个符合PCIe基本规范的通用架构的参考时钟。 PERST# (必要): 指示所应用的主供电在规定的误差内且稳定。 用于符合PCIe规范的任何支持唤醒功能的外接程序或系统板。 SMBCLK (可选): SMBus接口时钟信号。这是一个开漏的信号。 SMBDAT (可选): SMBus接口地址/数据信号。 2 热插拔 没有插入时,PCIe端的PRSNT1#与PRSNT2#连接在一起。而插槽端的PRSNT1#接地,PRSNT2#通过上拉电阻拉高。

    7.9K12编辑于 2022-08-23
  • PCIe加速设计资料:416-基于Kintex Ultrasacle的万兆网络光纤 PCIe加速

    例程和源码SFP +接口4个,单个接口速率最高支持到10.3125GbpsQSFP+接口1个,专门提供给高速传输用户,总带宽40Gbps可编程时钟QSFP∕SFP+∕SATA接口对应的时钟采用可编程时钟PCIE 4bit用户按键4bitLED指示灯3bit串口USB串口形式,数量1个,最高支持115200波特率扩展口连接器连接器引出43对差分对,总共86根信号线单板供电12V(±10%),可使用外置电源;也可以选择PCIe 读取板卡周围空气温度温度传感器2:读取FPGA芯片内部温度-目前市面上极少有公开的监控芯片温度的解决方案,我司将这部分功能例程源码提供,提高客户产品运行监控机制(产品化必备规格,所有电脑PC机及服务器上运行的PCIe 必须能监控周围温度)详细说明提供本单板详细说明文档,包含个电路和FPGA对接管脚说明,方便客户进行二次开发(不包含本单板整版的原理图)。

    9310编辑于 2026-02-13
  • 来自专栏用户4866861的专栏

    SYN4631型PCIe转串口授时

    SYN4631型PCIe转串口授时 产品概述 SYN4631型PCIe转串口授时是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟。 该授时采用流水线自动化贴片生产,使用FPGA+ARM框架设计,接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号,输出各种时间频率信号,提高系统的时间精度和准确度 该时钟同步内置高精度守时时钟源,当外部参考无效时仍然可以提供高精度授时服务。 产品功能 a) 支持PCIE总线转串口授时,时间精度优于10ms; b) 内置高精度授时型GPS/BD双模接收机; c) 外参考失锁后依靠内置高精度时钟守时; d) 支持即插即用(Plug and Play 插槽+3.3v,﹢12v供电,功耗小于6WMTBF≥100000小时机箱尺寸标准PCIe接口: 175(长)×107mm(高)×(厚)21mm选件可定制宽温板卡,根据客户要求定制类似产品

    90940发布于 2019-09-26
  • 数据采集传输:430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe

    一、板卡概述 板卡使用Xilinx的第三代RFSOC系列,单颗芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F实时处理核,以及大容量FPGA。 对主机接口采用PCIe Gen3x16,配合PCIe DMA传输,支持高速数据采集和传输。 二、板卡特性:基于Zynq RFSoC系列FPGA,支持8路最高5G ADC和8路最高10G的DACPL 2组64bit 2400M DDR4,支持PL部分高速存储和处理。 :PCIe DMA部分,PCIe分为寄存器通道和数据DMA通道,寄存器用于板卡控制和状态监控,数据DMA用于读取ADC采集的数据。 四、部分测试结果:标签: PCIE, 高速数据传输, 数据采集处理, 数据采集, 数据采集传输

    42410编辑于 2025-10-15
  • 来自专栏智能制造预测性维护与大数据应用

    PCIE-1840L多时钟同步采集性能验证!

    PCIE-1840/1840L是4通道16位同步采集,单通道采集速度为80/125MS/s。 本测试针对2张PCIE-1840L进行同步测试,测试 PCIE-1840 多之间同步采样之特性。 结论 由测试结果可得, 由主送出参考时钟(Reference Clock)给从的同步方式在 PCIE-1840L 上, 仅有12.5ns 内的延迟。 同理可推测, 使用 PCIE-1840 时, 多间的延迟也会小于 12.5ns。 PCIE-1840如何巧用示波器TIS功能节省2倍投资? PCIE-1840示波器500MS/s高速数据实时存储! LabVIEW高速数字化仪PCIE-1840实用完整例程源码!

    70020编辑于 2022-05-31
  • 来自专栏数据和云

    基于数据库的PCIe闪存解决方案

    但是将这个层面优化到极致之后,I/O存储的瓶颈仍然明显,满足不了实时性的要求;第二阶段我们把 LSI的闪存方案带给用户,试着用通过Flash去解决IO方面的问题,并获得了成功。 5.北京邮政项目共采用了四块LSI闪存,并且通过X86服务器+Flash闪存的模式取代了以前传统的SAN架构,并抛弃了传统的磁盘阵列。 如果采用X86服务器+Flash闪存方案,折旧周期可能只有两、三年,非常容易就能够将性能迭代上去,远远超过传统架构的生命周期的迭代能力。

    1.1K70发布于 2018-03-05
  • PCIe接口设计原理图:124-基于XC7Z015的PCIe低速扩展底板

    一、板卡概述      板卡由SoC XC7Z015芯片来完成主控及数字信号处理,XC7Z015内部集成了两个ARM Cortex-A9核和一个Artix 7的FPGA,通过PL端FPGA扩展PMC接口 板卡为标准PCIe, 可以直接插入PC机,也可以单独网络盒使用,是全能的工业信息采集、控制的扩展底板,也可以扩展触摸屏,作为手持机开发使用。 二、主要功能和性能三、软件支持:四、应用领域:工业自动化检测,手持机,PCIe接口声学采集, 工业自动化检测, PCIe接口, 手持机, PCIe低速扩展底板

    40910编辑于 2025-10-22
  • 来自专栏智能制造预测性维护与大数据应用

    PCIE-1802多同步采集振动信号同步性能验证!

    PCIE-1802是8通道同步采集,支持多同步,当需要实现多路同步时可以通过同步总线实现时钟和触发的同步,该系统使用15张,实现120个通道的同步采集,同步误差小于100ns.同步时钟采用两级推动 下面以2张采用一级时钟同步推动的同步性能为例,进行说明: 1、 安装数据采集。 Slave)启动开始撷取(设置为外部触发) A) 等待同步信号输入做同步 B) 等待主触发信号 (2)主(Master)启动开始撷取 若主为接受外部触发,则在触发同时会自动送出信号触发从 故使用示波器量测不同张 PCIE-1802 板子上 ADC 的 Sample Clock 端(需焊线量测),并以此证明 PCIE-1802 板与板之间的同步性。 5、 同步性测试结果 实际量测两张 PCIE-1802 之异步性约在 20 ns ~ 50 ns 的范围 (下图测得的数值为 22.4 ns)。

    95010编辑于 2022-05-30
  • AD采集设计方案:130-基于PCIe的中速模拟AD采集

    一、产品概述       基于PCIe的一款分布式高速数据采集系统,实现多路AD的数据采集,并通过PCIe传输到存储计算服务器,实现信号的分析、存储。        产品固化FPGA逻辑,适配8路125Msps/4路250Msps/2路500Msps/1路 1Gsps采集,实现PCIe的触发采集,单次采集容量2GB,开源的PCIe QT客户端软件,用户可以在很短的时间内完成采集器程序的开发 二、技术规格 2.1 基于XC7K 325T 的数字底板2.2 FMC AD 子3 应用软件      8路AD采集PCIe传输(181 + 136)    软件实现FPGA逻辑 AD采集,PCIe  XDMA传输,寄存器配置    采集显示上位机一体,支持8通道AD数据显示,以及数据落盘实物图大规模 MIMO , 高速数据采集系统 , 中速模拟AD采集 , AD采集 , 实验室数据采集

    33710编辑于 2025-10-23
  • 行业趋势类:PCIe时钟同步的技术演进与市场机遇

    一、总线技术迭代:PCIe如何重塑授时格局随着工业控制系统对数据吞吐量的需求激增,传统PCI总线因带宽限制逐渐被淘汰。 SYN4632采用的PCIe3.0接口,单向传输带宽达250MB/s,是PCI总线的5倍以上,可同时处理16路高精度时间信号。 这种技术跃迁使授时从单一校时工具进化为系统级时间中枢,支撑起智能电网广域监测、自动驾驶V2X通信等新兴应用。二、精度竞赛:从毫秒到纳秒的产业升级在工业4.0浪潮下,时间同步精度需求正经历指数级提升。 未来三年,随着5GRedCap、边缘计算等技术的普及,高精度时间同步市场将迎来爆发期。 SYN4632凭借PCIe架构优势与国产化能力,有望在2026年占据国内工业授时市场35%的份额,成为智能制造升级的核心使能者。这场由时间驱动的产业革命,正在重新定义工业系统的运行规则。

    26210编辑于 2025-07-30
  • 来自专栏根究FPGA

    PCIe系列第三讲、事务层通用 TLP 头结构分析

    通用TLP头的Fmt和Type字段 ? Fmt[2:0]字段: 位于帧头字段 0 的位[7:5],是关于事务层帧头长度和该事务链路层包(TLP)是否有数据的标志字段: 3’b000:帧头长 3DW,无数据 3’b001:帧头长 4DW,无数据 Type[4:0]字段: Type 的 5 位编码与 Fmt 字段一起用于规定事务类型、帧头长度和是否有数据负载。 PCIe 总线规范还规定了 MRdLk 报文(锁定存储器读请求),该报文的作用是与 PCI 总线的所操作相兼容,但是 PCIe 总线规范 并不建议用户使用该功能,因为这将极大地影响 PCIe 总线的数据传送效率 存储器读写操作、IO 读写操作、配置读写操作请求的 type 字段相同,如存储器读写请求的 type 字段都是“5’b0_0000”,此时 PCIe 总线规范使用 Fmt 字段区分读写操作,当 Fmt

    6.8K31发布于 2020-06-30
  • 来自专栏hank

    【分享】VCK190 PCIe QDMA 通用数据传输参考设计

    VCK190 PCIe QDMA 通用数据传输参考设计 目录 VCK190 PCIe QDMA 通用数据传输参考设计 1. 曾经有客户使用类似设计,导致PCIe传输带宽只有理论带宽的十分之一;去掉无间断读PCIe寄存器后,PCIe传输带宽提高5倍。 本设计中去掉了下面的忙等待操作。 while (! 本设计剥离GStreamer了,成了一个通用PCIe Host和Endpoint通过QDMA传输数据的一个参考设计。 测试200帧3840x2160的YUV422数据(3840x2160x2 bytes),H2C前和C2H后的每帧都写入文件,比较0-9, 190-199帧的md5值。都正确。 如果VCK190从TF启动,一般需要把上面的文件复制到TF上。传统做法,是拔插TF卡到PC机,复制后再插TF卡到VCK190。 更方便的办法,是使用网络传输到VCK190的TF

    2K20编辑于 2022-05-09
  • 来自专栏存储公众号:王知鱼

    PCIe Gen5 互联拓扑设计与经验

    广泛应用于通用计算硬件,支持 GPU、NIC、存储等 PCIe 设备通信。 网络 拓扑结构图 图片展示一个基于 PCIe 分层交换架构 的网络拓扑。 PCIe 5.0 互联拓扑设计-Fig-5 右图显示,基于PCIe HBR(交换卡)实现跨节点数据互通。 设备集成度 PCIe 5.0 互联拓扑设计-Fig-10 PCIe 设备的集成化设计,主要包括: 单 GPU 设备:标准 PCIe 中集成单个 GPU。 包括存储类设备(如 M.2 和 U.2)、高性能插入(CEM Add-in Card)等。 5.

    1.7K00编辑于 2025-02-11
  • 高速数据采集设计方案:886-基于RFSOC的8路5G ADC和8路9G的DAC PCIe

    一、板卡概述      板卡使用Xilinx最新的第三代RFSOC系列,单颗芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F实时处理核,以及大容量FPGA 对主机接口采用PCIe Gen4x8,配合PCIe DMA传输,支持高速数据采集和传输。 二、产品特性: ●  基于Zynq RFSoC系列FPGA,支持8路最高5G ADC和8路最高9G的DAC; ●  支持外部时钟输入1路, 外触发,外同步各1路; ●  PL 1组64 bit 2400M 4,AD数据接口模块,实现AD数据采集入PL;5,DA数据接口模块,实现DDS数据或者AD采集数据环回DA播出。6,PL端 40路 IO的输入输出测试。 标签: AD9268板卡, ADRV9009子, PCIE, 采集计算管理, 模拟信号源PCIe, 无线通信

    56910编辑于 2025-11-13
  • 来自专栏小孟开发笔记

    tp5+exp通用查询

    以下是普通查询条件与exp查询条件之间的转换: 转换方法:中间参数改为:’exp’,第三个参数必须是字符串,是原来中间参数与第三参数的合体 1、相等 //1、相等 $result = Db::table('tp5_ staff') -> where('id','=',1010) -> select(); // 原条件 $result = Db::table('tp5_staff') ->where('id',' exp','=1010')->select(); //转换后 2、不相等 //2、不相等 $result = Db::table('tp5_staff') -> where('id','<>',1010 Db::table('tp5_staff') -> where('id','>=',1010) -> select(); // 原条件 $result = Db::table('tp5_staff' ) -> where('id','exp','>=1010') -> select(); //转换后 5、小于 //5、小于 $result = Db::table('tp5_staff') -> where

    58410编辑于 2024-08-07
  • 来自专栏杨焱的专栏

    Hibernate 5 通用基础DAO父类

    * 项目名称:dev-admin * 文件名称:HibernateBaseDaoImpl.java * 日期:17-5-31 下午6:39 * 作者:yangyan * */ package org.hibernate.engine.spi.SessionFactoryImplementor; import org.springframework.beans.BeanUtils; import org.springframework.orm.hibernate5.

    73130编辑于 2021-12-07
领券