- 综合排序
- 最热优先
- 最新优先
- 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟
QUAD 7系列的GTX/GTH transceiver 通道的缩写是GTX/GTH transceiver，因此我们所谓的transceiver channel其实就是指的是transceiver。 例如，一个QUAD包含了4个GT transceiver channel，其实就是包含了4个transceiver。 这些概念声明，看似多余，其实不然，有助于我们理解纷繁的叫法，避免产生疑惑！ 还有上面我所说的GT Transceiver是指GTX/GTH Transceiver，我只是懒着打太多字了，后面我还会直接叫transceiver，其实都是一个意思。 上文：https://reborn.blog.csdn.net/article/details/120662183 关于GT Transceiver的总体架构介绍中，我们提到了transceiver由两部分构成 每一个transceiver独有的CPLL，4个transceiver共有的一个QPLL，2个外部参考时钟输入对，和REFCLK Distribution（专用参考时钟布线）。
2K30发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver的电源控制
GTX/GTH收发器支持一系列的断电模式。这些模式既支持通用的电源管理功能，也支持PCI Express®和SATA标准中定义的功能。每个方向的每个通道都可以使用TXPD和RXPD分别关闭电源。CPLLPD端口直接影响CHANNEL PLL，而QPLLPD端口直接影响QUAD PLL。
87620发布于 2021-11-04 - 来自专栏用户7494468的专栏
GT Transceiver的回环模式
GT Transceiver的回环模式 回环模式是transceiver数据通路的专门配置，其中数据流被折返到源头。通常情况下，传输一个特定的数据流，然后进行比较以检查错误。
1.8K30发布于 2021-11-12 - 来自专栏用户7494468的专栏
GT Transceiver的动态重配置端口
DRP读时序 近期回顾 GT Transceiver的回环模式 GT Transceiver的电源控制 GT Transceiver的复位与初始化（4）RX初始化和复位流程 GT Transceiver 的复位与初始化（3）TX初始化和复位流程 GT Transceiver的复位与初始化（2）CPLL复位以及QPLL复位 GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式 GT Transceiver中的重要时钟及其关系（10）RXOUTCLK的来源及其生成 GT Transceiver中的重要时钟及其关系（9）RXUSERCLK和RXUSER_CLK2的生成 GT Transceiver GT Transceiver中的重要时钟及其关系（6）TXUSRCLK以及TXUSRCLK2的用途与关系 GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍 GT Transceiver GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟 FPGA的设计艺术（11）FPGA的构建过程 FPGA的设计艺术（8）最佳的FPGA开发实践之严格遵循过程
2.1K30发布于 2021-11-12 - 来自专栏用户7494468的专栏
GT Transceiver的总体架构梳理
前言 对于7系列的FPGA，共有3个系列，每个系列都有各自的高速收发器，称为吉比特收发器，即Gigabit Transceiver，简称为GT。 正文 下面就K7而言， 梳理一下GTX Transceiver的结构。 以XC7K325T为例，其包含总的Transceiver数量以及分布如下： 可见，一个K7325T FPGA的Transceiver总体架构是由 4个GTX QUAD， 每个GTX QUAD包含4个GTX Channel，故该FPGA包含16个GTX Channel， 也就说我们常说的，有16个GTX Transceiver。
1.5K10发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式
在 fpga 器件启动和配置完毕后，必须对 gtx/gth 收发模块进行初始化，才能使用。
1.6K20发布于 2021-11-04 - 来自专栏用户7494468的专栏
GT Transceiver的TX Buffer功能块
上篇文章讲了8B/10B编码功能模块，这篇文章讲的是TX Buffer，但是在正式进入主题之前，为了内容的完整性，提一下Tx Gearbox，这是个什么？
1.7K20发布于 2021-11-12 - 来自专栏用户7494468的专栏
GT Transceiver中的RX功能块简述
Transceiver的RX功能框图 其包含的关键功能块有： RX Analog Front End RX Out-of-Band Signaling RX Equalizer (DFE and LPM
3.7K10发布于 2021-11-19 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍
每个QUAD都包含一个QPLL，QPLL可以被同一个Quad内的transceiver共享，但是不能被其他Quad内的transceiver共享。 QPLL输出为同一Quad内的每个transceiver的TX和RX时钟分频器块提供信号，该块控制PMA和PCS块使用的串行和并行时钟的生成。 7系列FPGA Transceiver向导根据应用要求选择适当的频段和QPLL设置。 下面两个公式分别决定了QPLL的输出频率GHz以及transceiver线速率： 为什么乘以2，是因为QPLL输出的上升沿以及下降沿都用来产生要求的线速率。
1.4K20发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（4）CPLL的工作原理介绍
Transceiver内部时钟架构如下： Transceiver内部时钟来源可以是QPLL也可以是自己的CPLL。 7系列FPGAs Transceiver Wizard根据应用要求选择适当的CPLL设置。 下面两个公式决定了PLL时钟输出频率以及transceiver的线速率： 其中M，N1，N2和D都是CPLL的一些属性，可以配置。
1.8K31发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（2）CPLL复位以及QPLL复位
CPLL必须使用CPLLPD端口断电，直到FPGA结构中检测到参考时钟边沿。在CPLLPD无效后，CPLL必须在使用前进行复位。每个GTX/GTH收发器通道有三个专用端口用于CPLL复位。如下图所示，CPLLRESET是一个复位CPLL的输入。CPLLLOCK是一个输出，表示复位过程已经完成。
1.5K20发布于 2021-11-04 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（2）单个外部参考时钟使用模型
前言 上文：https://reborn.blog.csdn.net/article/details/120681972 已经讲到，每个QUAD中的GT Transceiver通道有6个可用的参考时钟输入 这种情况很简单，一个Quad共用一个外部参考时钟，或者一个参考时钟（不一定是外部）是很常见的情况，4个transceiver一组共用一个参考时钟。 如下示意图： 一个QUAD内的4个transceiver 用户设计将 IBUFDS_GTE2的输出O连接到GTX transceiver的GTXE2_COMMON and GTXE2_CHANNEL 原语以及GTH transceiver的 GTHE2_COMMON 和 GTHE2_CHANNEL 原语。 情形2：单个外部参考时钟驱动多个QUAD中的多个transceiver 单个外部参考时钟也可以驱动多个QUAD中的多个Transceiver，例如： 单个外部参考时钟驱动多个QUAD中的多个transceiver
1.4K30发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（4）RX初始化和复位流程
GTX/GTH收发器RX使用一个复位状态机来控制复位过程。由于其复杂性，GTX/GTH收发器RX被划分为比GTX/GTH收发器TX更多的复位区域。如图所示，该分区允许RX的初始化和复位以顺序模式或单一模式运行。
2.4K30发布于 2021-11-04 - 来自专栏用户7494468的专栏
TX Fabric时钟输出控制块
近期回顾 TX Pattern Generator功能块 GT Transceiver的TX Buffer功能块 TX的8B/10B编码功能 GT Transceiver的动态重配置端口 GT Transceiver 的回环模式 GT Transceiver的电源控制 GT Transceiver的复位与初始化（4）RX初始化和复位流程 GT Transceiver的复位与初始化（3）TX初始化和复位流程 GT Transceiver 的复位与初始化（2）CPLL复位以及QPLL复位 GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式 GT Transceiver中的重要时钟及其关系（10） GT Transceiver中的重要时钟及其关系（6）TXUSRCLK以及TXUSRCLK2的用途与关系 GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍 GT Transceiver GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟 FPGA的设计艺术（11）FPGA的构建过程 FPGA的设计艺术（8）最佳的FPGA开发实践之严格遵循过程
1.9K21发布于 2021-11-15 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（3）多个外部参考时钟使用模型
如下图所示： 在同一个QUAD中，多个GTX Transceiver使用多个参考时钟。 _COMMON 和 GTH transceiver 的GTHE2_CHANNEL 原语的GTREFCLK0管脚。 QUAD中的每个Transceiver都可以访问上下QUAD中的专用参考时钟。 下图展示了一个例子： 不同QUAD中，多个GTX Transceiver 使用多个参考时钟 一个QUAD的Transceiver如何通过使用 NORTHREFCLK 和 SOUTHREFCLK管脚从另一个 一个时钟针对可以驱动的Transceiver的最大数量是12个。超过12个Transceiver的设计需要使用多个外部时钟引脚，以确保控制抖动的规则得到遵守。 对于需要动态改变参考时钟源的多速率设计。
2.1K10发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（7）TXUSRCLK以及TXUSRCLK2的产生
前言 上文说了TXUSRCLK以及TXUSRCLK2的作用以及关系： TXUSRCLK是GTX/GTH transceiver中PCS逻辑的内部时钟。 TXUSRCLK2是进入GTX/GTH Transceiver TX端所有信号的主要同步时钟。 对于TXUSRCLK和TXUSRCL2，必须遵守这些关于时钟之间关系的规则。
1.7K20发布于 2021-10-20 - 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（3）TX初始化和复位流程
这里说的MMCM是文章《GT Transceiver中的重要时钟及其关系（7）TXUSRCLK以及TXUSRCLK2的产生》中提到的： 或： 多lane下TXOUTCLK驱动TXUSERCLK2 中驱动 GTX/GTH收发器在完成配置后的复位 FPGA配置完成后，需要满足下面的条件才能开始顺序复位状态机： GTRESETSEL必须拉低以启用顺序模式（见文章：《GT Transceiver的复位与初始化 （1）Transceiver复位的两种类型和两种模式》） 复位模式选择端口 必须使用GTTXRESET。 这是因为CPLL或QPLL需要先进行复位： 文章：《GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式》开头就已提到： 可见，FPGA配置完成后，需要先进行相关
1.3K20发布于 2021-11-04 - 来自专栏用户7494468的专栏
GT Transceiver中的重要时钟及其关系（10）RXOUTCLK的来源及其生成
RX时钟分频控制块有两个主要部分：串行时钟分频器控制和并行时钟分频器和选择器控制。时钟分频器和选择器的细节见图。
2.3K20发布于 2021-11-04 - 来自专栏网络工程师笔记
排查光模块故障原因，少不了这2条命令！
光模块故障定位常用命令 根据光模块的告警信息查找故障原因： display interface transceiver 查看光模块光功率是否正常 display interface transceiver verbose 根据光模块的告警信息查找故障原因 执行命令display interface transceiver查看“Alarm information”下光模块是否有告警信息。 <HUAWEI> display interface 10ge 1/0/1 transceiver 10GE1/0/1 transceiver information: -------------- 查看光模块光功率是否正常 执行display interface transceiver verbose命令查看光模块发送或接收光功率方面的信息，与光模块的标称光功率进行对比判断。 <HUAWEI> display interface 10ge 1/0/1 transceiver verbose 10GE1/0/1 transceiver information: ------
77910编辑于 2023-12-14 - 来自专栏C++开源框架源码分析
腾讯开源框架TarsCpp-rpc设计分析-client（四）
5 细节说明 5.1 Transceiver缓冲区管理 设想下这样的情形： client调用操作系统函数发送请求时，如果因为各种原因没有将请求内容全部发送完怎么办 client接收server结果时，只收到半个结果或者收到 1.5个结果怎么办 基于上面情形，Transceiver引入了两个TC_Buffer，分别作为发送缓存_sendBuffer和接收缓存_recvBuffer。 5.1.1 发送缓存_sendBuffer 当Transceiver使用sendRequest发送数据时： 如果当前缓存不为空，直接把当前请求放入_timeoutQueue，等下次epoll调度时候使用 上述流程见图1 [图1] 关键代码如下： int Transceiver::sendRequest(const char * pData, size_t iSize, bool forceSend) { 这个请求也是在上面的Transceiver::doRequest方法中被发送的，关键代码如下。
1.4K40发布于 2019-06-13
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号